www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

Wafer foundry chaos war, only Samsung VS TSMC in the high-end level

来源:爱集微, Nov. 14, 2018 – 

集微网消息,晶圆代工领域10nm已成分水岭,随着英特尔的10nm制程久攻不下,联电和格芯相继搁置7nm及以下先进制程的研发后,10nm以下的代工厂中只有三星在继续与台积电拼刺刀。

10nm以上的晶圆代工市场则继续由台积电、英特尔、格芯和三星分食,而大陆最大晶圆代工厂中芯国际目前的14nm已进入客户导入阶段,预计最快明年量产,届时也会凭借14nm工艺进入晶圆代工的第二梯队中去。

务实的台积电

10nm以下的先进制程,台积电和三星采取了不同的策略。

在7nm技术路线的选择上,台积电务实地在第一代放弃EUV(极紫外光刻)技术,同时马上整合扇出封装技术提升可靠度,最终使得自己的进度超越三星,从而赢下包括华为、AMD、苹果等一众关键客户。与之前的10nm FinFET制程相比,台积电的7nm FinFET实现了1.6倍的逻辑密度和20%的速度提升,以及40%的功耗减少。

在第二代7nm工艺(CLNFF+/N7+),台积电首次应用EUV,不过仅限四个非关键层,以降低风险、加速投产,也借此熟练掌握ASML的新式光刻机Twinscan NXE。相较于第一代7nm DUV,台积电表示能将晶体管密度提升20%,同等频率下功耗可降低6-12%。

除了在市场上风生水起的7nm技术,台积电的5nm工艺也已被提上日程,明年四月将进行风险性试产。台积电指出,5nm制程光是人工与知识产权的授权费用,加起来的总合成本就高达2到2.5亿美元

激进的三星

三星的策略是直入主题,抢进EUV技术加持的7nm。

目前三星的7nm LPP(Low Power Plus)制程已进入量产阶段,并在工艺中成功应用极紫外光(EUV)微影技术。7nm LPP工艺相比上一代10nm FinFET的面积减少了40%,性能提升20%,耗电减少50%,消耗的掩膜也减少了20%,因此,采用三星7nm工艺的客户可以减轻设计和费用方面的负担。

另外,位于韩国华城市的S3厂EUV产线已初步投产,三星计划2020年将再新设一条EUV产线,以服务高需求客户。预计三星的7nm LPP工艺的大规模投产会在明年下半年开始,而7nm EUV的加强版——6nm制程,计划在2020年以后出现。

难产的英特尔

埋头苦干的英特尔对于三星和台积电的这场较量也只能望尘兴叹。

英特尔10nm持续难产主要原因是过于坚持整合的模式,不同于对手选择ARM架构,英特尔坚持利用制造能力创造更有效率的x86芯片。而在非通用处理器部分,英特尔GPU为Larrabee架构,一样是基于 x86 的图形芯片,但却没有考量到不同应用环境所需GPU的性能差异。

尽管英特尔曾表示自己的10nm工艺远超远超友商台积电和三星的7nm,但实际拿出的基于Cannon Lake的 Core i3-8121U连核显都没有,同频性能和能耗比甚至不如目前的14nm。(校对/Aki)

 Back

业务合作

广告发布

访问我们的广告选项

添加产品

供应商免费录入产品信息

© 2023 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。