www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

Sensors, mobile and insights to create tomorrow's technology

作者:Luc Van den hove,Imec 总裁兼CEO, Jan. 17, 2019 – 我们即将迎来一个激动人心的新时代——人工智能。在这个时代,所有基于因特网的应用程序都将在数字生态系统的各个层面对新型优化技术提出巨大需求。新时代到来之际,需要越来越多的传感器,以所有五种感官为灵感来源,用于支撑物联网;在物联网的基础架构里,需要更高质量的移动设备,这意味着更快的处理速度、更大的储存空间和更密切的连通性。最后,我们需要更深刻的洞察,为此必须制造出能从数据中学习、继而自主采取行动的机器。VEHEETC-电子工程专辑

新时代开启之际:革命性的感测和显示技术

长久以来,计算机视觉仅以一个摄像头为基础。基本而言,这个摄像头捕捉三维(3D)世界并转化为二维(2D)图像。为了还原失去的第三维度,可以利用深度传感器,根据具体的应用领域,以及物体和传感器之间的距离,采用不同类型的深度传感器来支持人工智能。例如,极短距离时,使用指纹感应。

距离增加1米,可联想手势识别等应用领域。新的手势识别搭载对红外光敏感的高分辨率图像传感器,这种传感器应用前景广阔,对人眼更安全,且受日光干扰更小。距离继续增加,可以联想到太赫兹(terahertz)感应技术。这项技术广泛应用于安全、环境、农业、医疗等领域。

在这个人工智能时代,我们还需要高质量、高分辨率的显示器,以支持增强现实(AR)等应用领域。今天,虚拟现实(VR)眼镜的像素密度大约为500~800ppi。在未来,这些眼镜的分辨率将显著提高(高达10,000ppi),除此之外,产业力求使眼镜达到透明,在眼前呈现出自然的图像,且用户还需要能够以微妙低调的方式控制它们。制造AR眼镜的方法有多种,但是半透明显示器技术有一个共同点:它们都需要一个高分辨率微型OLED或量子点发射器平台。

物联网基础架构:更高质量的行动

运算领域通常可以细分为三个领域。第一个领域是物联网传感器,重点强调超低功耗。对于这些物联网节点,基于全耗尽型绝缘体上硅(FD-SOI)的技术正在取得进展。第二个领域是移动设备,它需要高性能工作,但在很大程度上受到电池的限制。第三个领域是高性能设备,它提供持续的功率密度。在这些高性能节点中,10nm技术节点即将投入生产,而7nm、5nm、3nm和2nm节点在未来几年里也会陆续展开。

促进维度缩放

在7nm节点,超紫外光(EUV)微缩技术是主要工艺方案之一,因为它大大简化了多重曝光浸润式微缩技术的复杂度。近期,EUV微缩技术取得了长足的进步,由此促使吞吐量得到提升,光阻剂和光致抗蚀剂平滑度更趋成熟,同时带来了创新的薄膜解决方案。在不久的将来,产业还会面临随机缺陷带来的挑战——这种缺陷也叫随机印刷缺陷,应对方法是综合利用更好的材料、扫描仪条件和掩膜,以及显影后处理技术。

晶体管缩小:从增强技术到终极探测设备

尽管在维度缩放方面继续发展,但是对于未来的节点,晶体管将不再采用0.7倍缩小倍数,尤其是在晶体管的前端,栅极间距不再依0.7倍缩小。为了克服这个问题,可逐渐采用增强技术,例如自对准触点、埋设电源轨和完全自对准接触孔,这些技术可以发挥特定的作用,例如实现金属轨道高度缩放。对于3nm及以上的节点,也须研究新的设备架构(例如纳米片晶体管和辅助FET;cFET)和性能增强特性。产业也逐渐采取第三维度允许堆栈方式,例如将nFET堆栈至pFET,标准单元相互堆栈,或者将模拟单元迭在逻辑单元上——为此,Imec研发出一种整合技术,而对于1~10μm这种较宽的间距,可以利用晶圆键合技术。

但同时,半导体产业也继续探索能够缩放除基于电荷的CMOS晶体管之外的当前设备。在探测方面,最近有几种设备引起了关注,例如基于铁电的设备、基于二维材料的FET,以及穿隧FET(tunnel-FET)。终极探测设备将利用量子计算机的基石——量子位,相比传统CMOS平台,这些设备可望将指令周期提升1,000倍,同时显著降低能耗。

扩充储存容量

如果数据量继续与日俱增,将需要更大的储存容量。如今的内存发展蓝图受到几个限制因素的制约。当需要廉价而庞大的内存时,可使用脱机硬盘;对于片上系统,利用固态闪存技术(NAND)、DRAM和SRAM。预计NAND和DRAM这两个领域今后将会发展壮大,DRAM还可以缩小成较小的节点,也许需要借助EUV微缩技术。另外×DRAM领域中部分新趋势可能将促进密度扩展,例如从圆筒型电容架构转变为柱状型架构。

但是,产业也见证了NAND和DRAM之间的延迟差距,这种差距可以用储存级内存来填补。填补整个差距很可能需要不止一项新兴内存技术,基于检查点的架构,或者基于铁电的内存将是前景较为可观的一些方法。

最后,同样重要的是:SRAM技术面临着SRAM密度扩展限制造成的挑战。解决这一难题需要借助重新启用SRAM密度扩展功能的新设备。一些具有发展前景的设备可供考虑,包括自旋转移矩-磁随机内存(STT-MRAM)和超快速的自旋-轨道转矩磁阻式随机内存(SOT-MRAM)。

确保足够的带宽用于设备连接

到目前为止,业界已经提出了快速处理所有数据和保存数据的解决方案,但还需要足够的带宽用于连接所有设备。在有线领域,业者开发出了适用于电气和光学领域的解决方案;在电气领域,可以想到高带宽内存(HBM),这是一种高性能的三维堆栈DRAM接口。对于数据和电信应用领域,光链路更具优势——例如,它更利于数据中心多个服务器机架的相互连通,或者底板间的板对板连接。

最后,在无线领域,预期5G技术将会诞生,这将对当今基于CMOS的无线设备的下载速度提出挑战。在移动设备前端,需要高性能、高速度、高能效的模拟设备。

通过机器学习加强洞察

最后一点,该如何加强洞察?该如何让机器自己从数据中学习,并且在学习后自主地采取行动?这正是机器学习的特点。机器学习通常先从设计神经网络开始,并将神经网络应用至目标领域中。然后,利用现有数据训练该网络——这项操作在云端进行,之后,权重通常以片外储存的方式储存到内存中。权重表示一种方法对预测的贡献,那么,如果有了新的输入,会怎么样?在部署阶段,新的输入会被传送到云端,与权重对比,然后,这个网络会告知此输入与该训练网络中某一类别的符合概率值。在实践中,传统的机器学习引擎通常会利用耗能较高的图形处理器(GPU),而GPU是以先进的CMOS技术为基础。

 Back

业务合作

广告发布

访问我们的广告选项

添加产品

供应商免费录入产品信息

© 2023 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。