www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

Arm, Cadence, and Xilinx jointly launch the first Arm Neoverse system development platform based on TSMC's 7-nm process for next-generation cloud-to-edge infrastructure

来源:爱集微, Mar. 13, 2019 – 

Arm、Cadence Design Systems, Inc. (NASDAQ: CDNS)  和Xilinx, Inc. 今日宣布,联合推出基于全新ArmÒ Neoverse N1的系统开发平台,该平台将面向下一代云到边缘基础设施,并已在TSMC7纳米FinFET工艺上得到全面硅验证。Neoverse N1 系统开发平台(SDP)同时也是业内第一个7纳米基础设施开发平台,可利用CCIX互联架构实现非对称计算加速,可帮助硬件和软件的开发者进行硬件原型设计,软件开发和系统校验,以及性能分析/调优。

SDP平台内含基于Neoverse N1的SoC芯片,运行频率可达到3GHz,全尺寸缓存,最新优化的系统IP可支持相当程度的存储器带宽。强劲性能的SDP平台非常适合面向机器学习(ML)、人工智能(AI)和数据分析等广泛的新兴领域的开发、调试、性能优化和工作负荷分析。

Neoverse N1 SDP平台由Arm、Cadence和Xilinx联合开发,包括Cadence CCIX、PCI Express Gen 4和DDR4 IP 。SDP平台基于TSMC 7纳米 FinFET工艺,完全采用Cadence全套工具流程进行实现和验证,是业内第一个也是最领先的7纳米工艺量产产品,并可以通过Xilinx Alveo U280 CCIX加速器卡和CCIX芯片间一致性协议,实现与Xilinx Virtex UltraScale+ FPGAs的互联。针对计算工作量很大的客户,CCIX大幅优化了加速器可用性以及数据中心能效比,降低进入现有服务器基础结构系统的门槛,并改善加速系统的总体固定成本(TCO)。

可用性

Neoverse N1 SDP将于2019年第二季度开始限量供应,在第三季度开始将可广泛供应上市。开发者可以在Linaro 和GitHub开源存储库访问软件栈,享受开箱即用的Linux软件体验。Xilinx Alveo U280加速器卡目前已经可以通过Xilinx直接购买,该产品搭载高性能FPGA、集成HBM存储器和CCIX接口。此外,完整的Cadence SoC设计实现和验证流程工具、CCIX、PCIe Gen 4 IP和DDR4 IP,以及Neoverse N1快速应用安装包(RAK)现已上市,客户可以即刻开始在TSMC 7纳米工艺节点上设计基于Neoverse N1的系统。

 Back

业务合作

广告发布

访问我们的广告选项

添加产品

供应商免费录入产品信息

© 2023 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。