www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

Cadence 通过面向TSMC 先进工艺的PCIe 5.0 PHY 和控制器 IP 规范合规性认证

ee.ofweek.com, Jun. 23, 2022 – 

中国上海,2022年6月23日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,其面向 TSMC N7、N6 和 N5 工艺技术 PCI Express®(PCIe®)5.0 规范的 PHY 和控制器 IP 在 4 月举行的业界首次 PCIe 5.0 规范合规认证活动中通过了PCI-SIG®的认证测试。Cadence® 解决方案经过充分测试,符合 PCIe 5.0 技术的 32GT/s 全速要求。该合规计划为设计者提供测试程序,用以评估系统级芯片(SoC)设计的 PCIe 5.0 接口是否会按预期运行。

面向 PCIe 5.0 技术的 Cadence IP 包括 PHY、配套控制器和验证 IP(VIP),主要用于高带宽超大规模计算、网络和存储应用的系统级芯片设计。利用 Cadence 针对 PCIe 5.0 架构的 PHY 和控制器子系统,客户可以设计出功耗极低的系统级芯片,并加快产品上市速度。

"我们很高兴看到 Cadence 面向 TSMC 先进工艺的全系列 IP 产品实现 PCIe 5.0 协议合规性。"TSMC 设计基础设施管理部副总裁 Suk Lee 表示,"我们与 Cadence 的持续密切合作将帮助双方客户满足严格的功耗和性能要求,并借助基于 TSMC 先进技术带来的领先设计解决方案来加速芯片创新。"

"凭借经过客户验证的最低功耗,符合 PCIe 5.0 规范的 Cadence PHY 和控制器 IP 使客户能够开发出极其节能的系统级芯片。"Cadence 公司全球副总裁兼 IP 部总经理 Sanjive Agarwala 表示,"通过我们的多通道片上子系统解决方案,我们的客户可以看到在与其目标应用相匹配的外形尺寸中实现了 IP 合规性。"

点击阅读更多

 Back

业务合作

广告发布

访问我们的广告选项

添加产品

供应商免费录入产品信息

© 2023 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。