技术洞见 | JESD204B接口简介

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

本文转载自FPGA设计论坛，转载文章仅供学习和研究使用。

mp.weixin.qq.com, Apr. 11, 2025 – 

JESD204B基本协议

使用到ADI的东西，基本没有太去关注协议，只是简单有个了解就行。在实际调试的时候，用的也是Xilinx的评估版的JESD的IP，基本不需要自己做什么工作，就能够把整个系统运行起来。

下面这个图是AD9680的一个基本的结构框图，可以看到这个ADC的作用就是对输入的信号进行采集量化，在JESD204B链路建立之后，按照特定的格式组成数据帧，然后将数据帧通过JESD的接口将数据发送到FPGA上。基于JESD204B的ADC和DAC，在使用的时候，只需要去弄清楚链路是如何建立的，就基本宣告JESD的驱动成功了。

JESD204B链路参数

在JESD204B的链路建立的过程中，最重要就是需要去关注链路所需要的参数，这些参数是后面对FPGA当中JESD IP的配置和对AD9680配置十分重要的，JESD IP的手册可以参考PG066和PG198这两个手册。

无论是JESD的发送还是接收，关于链路建立的关键参数都是一致的，如下面从AD9680的手册当中截取出来的一些参数。

通过这些参数，能够确定JESD链路当中所需要使用到的LANE的数量，JESD该如何来进行组帧，组成的数据帧当中哪些位是数据位哪些位是控制位，组成的数据帧是对应哪一个ADC当中的哪一个转换器的。举个基于AD9680和FPGA进行全带宽传输的简单的例子：L=4，M=2，F=2, N'=16, N=14, CS=2。

K=32对应到JESD的链路当中就是L=4需要4个lane来建立JESD 204链路，从FPGA角度来看就是需要使用到4个高速收发器接口；

M=2产生ADC数据的数据来源有两个，如下面图中所示；

N'=16表示一个采样点中包含16bit数据，N=14表示ADC的采样精度为14bit，CS=2表示在传输JESD的数据的时候有两位的控制位，这样就能够很好地理解N',N和CS的关系了，一般情况下一个采样点包含了具体的数据和控制位；

F=2表示一个数据帧当中有两个字节的数据，这两个字节刚好能够表示一个采样点；

K=32表示一个多帧当中有32个数据帧，通过前面的F参数，不难计算出一个多帧包含有64个字节的数据；

上面只是一个对JESD链路当中参数的简单介绍，实际使用的时候，多看手册，弄清楚每个参数在具体的应用当中的作用。

 Back