Design And Reuse 新闻简报
www.design-reuse-china.com
2021年10月26日
$var->USER_FIRSTNAME
欢迎阅读2021年10月26日的D&R SoC新闻快讯
为您提供最新的SOC社区新闻和信息更新
热点新闻
• 中芯国际大规模扩产,今年新增5.5万片晶圆!
• 阿里开源玄铁RISC-V系列处理器,大幅加速RISC-V软硬件技术
• 新思科技的数字与定制设计平台通过台积电 N3 工艺认证
• Cadence 数字与自定义/模拟流程获得最新TSMC N3 和 N4 认证
来自Rambus的GDDR6接口方案
• 完整的 PHY 与控制器解决方案
• 2 个@ 16 位通道, 并确保操作高达 18 Gbps/引脚
• 最高带宽可达72GB/s 并支持翻盖模式
• 专为 AI/ML 、ADAS 高带宽应用而设计
登陆rambus.com网站,了解更多信息 >>
代工厂新闻
中芯国际大规模扩产,今年新增5.5万片晶圆!
台积电到底会不会“提供”客户的“机密数据”?挖掘背后的真相!
TSMC社区
新思科技的数字与定制设计平台通过台积电 N3 工艺认证
Cadence 数字与自定义/模拟流程获得最新TSMC N3 和 N4 认证
Cadence 在 TSMC N5 工艺上展示 PCI Express 6.0 规范的 IP 测试芯片
新思科技扩大与台积电的战略技术合作,针对新兴高性能计算设计扩展其 3D 系统集成方案
Omni Design发布数据转换器产品,采用台积电16纳米工艺并已通过流片验证
本周合作设计伙伴
GUC Taped out 行业领先的 5Tbps/mm,
5nm Die-to-Die GLink 2.3 IP
• 基于台积电 InFO/CoWoS 设计、最佳PPA的GUC multi-die interLink (GLink) 5nm D2D IP,已在2021年10月完成流片 • 稳健的传输, 5Tbps/mm, 0.3pJ/bit • 服务范围 : 基于台积电 InFO/CoWoS 先进封装技术之IP设计, 子系统搭建, 中介层(interposer)/InFO RDL设计, PI/SI/Thermal 协同仿真验证, 调试及量产等服务
了解更多…
内存编译器
NSCore, Inc. 推出OTP及相关解决方案,以满足物联网市场在 40 纳米超低功耗 OTP NVM IP 解决方案的需求
关于互连
Rambus推出最新CXL 2.0控制器,内置业界领先零延迟IDE安全模块
Eyenix 使用 Arteris IP 的FlexNoC 互连方案用于支持 AI成像/数码相机 SoC
Arasan 针对 MIPI 传感器接口打造Total IP™ 解决方案
• 包含Arasan 的MIPI I3C 主机控制器、设备控制器及PHY。
• 高性能、超低功耗并确保更少引脚数。
• 实现Arasan控制器与PHY 之间的无缝集成。
• 符合 MIPI I3C 最新规范
了解更多信息...
RISC-V
阿里开源玄铁RISC-V系列处理器,大幅加速RISC-V软硬件技术
H2020 项目的De-RISC庆祝成立两周年,该项目皆为创建首个基于 RISC-V 全欧洲航空航天平台
汽车,航空电子,高级安全系统新闻
三星携手新思科技加快汽车SoC的ISO 26262合规进程
Cadence 推出全面安全解决方案,加快汽车及工业设计认证
Silex Insight 为制造业和汽车业提供低功耗嵌入式视频解决方案
超低能耗芯片
• 优化临近阈值电压操作
• 适用于可穿戴设备、耳戴设备、物联网、永远在线设备
• 经台积电工艺验证的方案
•
为EIC 加速器选配
了解更多信息 >>>
人工智能新闻
Flex Logix 宣布面向边缘 AI 系统的 InferX X1 PCIe 板投入量产
BrainChip 开始接Akida AI 处理器开发套件订单
无线和网络
瑞萨电子宣布开发支持低功耗蓝牙® 5.3的下一代无线MCU
eTopus 推出 400G(4x100G) LR IP 解决方案,结合全新FEC和ePHY并确保延迟低于 10ns
Rambus 800G多通道MACsec引擎
• 完整的多端口以太网解决方案
• 100G至800G的总带宽
• 线速,并确保完整灵活的带宽分配
• 适用于数据中心、企业以及网络运营商
登陆rambus.com网站,了解更多信息 >>
5G
Arm宣布成立Arm 5G解决方案实验室,以实现端到端5G网络
物联网新闻
結合軟硬體 全面解決方案消弭IoT開發痛點
Arm以虚拟硬件及全新解决方案为导向的产品,带动物联网经济模式转型
商业新闻
格罗方德半导体公布IPO发行价区间 融资26亿美元估值250亿
台积电在日本扩展将使其面临利润风险
DesignWare HBM3 PHY IP for TSMC N5
• Low latency, small area, low power
• Compatible with JEDEC standard HBM3 DRAMs
他们在 IP SoC 21 China 上说的话
16nm工艺 sub 5ns 读取速度的2MB MRAM 内存 IP 内核
Jack Guedj, CEO, Numem
Agile 的模拟 IP 灵活、可配置、不受制程及晶圆代工厂的拘束
Lisa Yang, Business Consultant, Agile Analog
芯启源USB 接口IP:优异的性能和良好的兼容
裘烨敏, 销售总监, Corigine Inc.
应用在数据中心、5G 和 AI 的 1-112G/64bps PAM4 多协议 SerDes IP
陈继强, Founder & CEO, eTopus Technology
芯原FLEXA支持低延时、低功耗DDR-less应用
妙维, 多媒体SoC平台高级首席工程师, 芯原股份
利用 PCI Express 5.0 和 6.0 推动超大规模设计极限:将 PAM4 引入 PCIe
Tony Chen, Cadence公司设计 IP 市场总监, Cadence Design Systems, Inc.
高性能、低功耗、高可靠性DDR接口设计与实现
刘好朋, 技术支持总监, 芯耀辉科技有限公司
高速接口IP的前景与技术
饶青, 灿芯半导体(上海)股份有限公司
您需要在D&R注册才能查看具体IP内容。
点此注册 D&R