Design And Reuse 新闻简报
www.design-reuse-china.com
2021年11月23日

$var->USER_FIRSTNAME
欢迎阅读2021年11月23日的D&R SoC新闻快讯
为您提供最新的SOC社区新闻和信息更新


热点新闻
• 28/40nm晶圆代工产能遍地开花,2022年能否舒缓芯片缺货潮?
• 行芯通过三星先进工艺认证,正式成为其全球SAFE™ EDA合作伙伴
• RISC-V創新應用百花齊放 中國MCU業者積極佈局
• 以基於雲端架構的嵌入式開發作業加速IoT發展
借助业内首个完整的HBM3 IP和验证解决方案加速多裸晶设计
Synopsys • 用于2.5D多裸晶封装系统的控制器、PHY和VIP
• 用于高达921 GB/s的高内存带宽的低风险解决方案
• 从HBM3 IP到SoC进行快速验证
阅读新闻

代工厂新闻
Webinar
IMG CXT GPU IP 发布主题演讲
了解配置PowerVR Photon 光线追踪的旗舰 IMG CXT GPU IP 产品如何在移动电源电量内实现前所未有的台式级的质量光线追踪视觉效果
Imagination 演讲嘉宾:Andrew Girdler
时间:可定制演讲时间

了解更多信息 >>   立即注册 >>

代工厂和新工艺
RISC-V
CAST
最新 - BA51 低功耗 RISC-V 处理器 IP 核

• 紧凑、可配置、快速且节能
• RV32(I/E) ISA 及可选M、A、F、C 及 N 扩展
• 特权执行模式; PMU、MPU、CLINT、VIC
• 2级流水线; 16K门; >500Mhz; ASIC和FPGA
了解更多信息...

人工智能新闻
汽车电子新闻
1-64G/112G Serdes IP
eTopus
• 支持PCIe 6 协议
• 确保< 5ns最低延迟
• 低功耗 SR、MR、LR、XLR
• 支持6/7nm 工艺制程
了解更多产品信息 >>

关于安全
物联网新闻
行业领先CXL 2.0 解决方案
Synopsys • 配备安全 (IDE)、电源管理及开关枚举
• 缓存/内存性能指标与分析
• 源代码合规性测试
• 与新思科技 DesignWare IP搭配使用,实现无缝测试

视频新闻
FPGA世界
商业新闻

Hardware Overlay Management Unit for ARC EM cores
• The μITLB and μDTLB are fully associative and physically located alongside the instruction cache and data cache...
• The JTLB consists of a four-way set associative Joint Translation Lookaside Buffer...

他们在 IP SoC 21 China 上说的话


HPC 自适应电压方案和功率优化的片内路径裕度分析
Stephen Crosher, Strategic Programs Director, Synopsys SLM


面向蓬勃发展的半导体行业的可扩展 IP 开发
Dr Doug Ridge, Strategic Marketing Manager, Allegro DVT


Imagination 超高算力IP构建自动驾驶计算平台
黄音, Imagination市场及业务发展高级经理, Imagination Technologies Group Ltd.


优化复杂的 AI 和 ML SoC 设计:系统级数据的角色
Richard Oxland,Gajinder Panesar, Product Manager, Siemens - Tessent Embedded Analytics


智能时钟网络为现代AI SoC 提升吞吐率,延迟以及能效
Mo Faisal, President and CEO, Movellus, Inc.


能效和功耗是大事
Lauri Koskinen, CTO and co-founder, Minima Processor

您需要在D&R注册才能查看具体IP内容。
点此注册 D&R