[D&R] 采用4nm工艺，传2023年苹果与台积电制造5G调制解调器芯片 | 以基於雲端架構的嵌入式開發作業加速IoT發展

Design And Reuse 新闻简报
www.design-reuse-china.com
2021年12月1日

$var->USER_FIRSTNAME
欢迎阅读2021年12月1日的D＆R SoC新闻快讯
为您提供最新的SOC社区新闻和信息更新

热点新闻
• 采用4nm工艺，传2023年苹果与台积电制造5G调制解调器芯片
• 以基於雲端架構的嵌入式開發作業加速IoT發展
• 芯原图像信号处理器IP获得汽车功能安全标准ISO 26262认证
• 三问中国半导体产业未来“芯”变化

D&R IP SoC Conference 2021
Now Open!
December 1-2

代工厂新闻

设计平台

Rambus信任根解决方案
	• 为安全领域提供强大硬件基础 • 轻量级状态机到功能强大的安全协处理器内核 • 支持广泛加密标准 • 包括增强型防篡改保护
登陆rambus.com网站，了解更多信息 >>

RISC-V

本周合作设计伙伴
创意电子发布采用台积电 CoWoS® 技术平台，具备 7.2 Gbps HBM3 IP、GLink-2.5D以及112G-LR SerDes IP
	• 完整功能的 7.2 Gbps HBM3 控制器和物理层 • GLink-2.5D 接口可透过 CoWoS 连接多个 SoC • CoWoS 中介层和封装符合严格的 112G-LR SerDes 规范 • 创意电子正在申请专利的中介层布线，可支持任何角度的锯齿形布线了解更多...

汽车电子新闻

人工智能新闻

面向ASIC 和 FPGA 设计项目的前向纠错 (FEC)： Reed-Solomon集成实现最佳体验
• 了解如何降低 FEC 设计中的延迟 • 获取性能和集成规模提示 • 领略如何量身定制FEC 设计并提高性能 • 解析如何加强针对长突发错误的恢复能力 • 概览 ASIC 级 FEC 验证环境立即注册 >>>

视频新闻

物联网新闻

针对小芯片和 HPC 的协议无关Die-to-Die连接
Die-to-Die 和 LPDDR 子系统实现可扩展 HPC 平台及内存扩展技术

可定制网络研讨会
Ketan Mehta作为演讲嘉宾

了解更多信息 >>

无线和网络

商业新闻

合作企业人才招募

RISC-V 工程师	厌倦了使用过时的技术？协力晶心开启21 世纪 RISC-V 处理器设计的开发
	• 首个 RISC-V 向量扩展 • 首个采用 RISC-V 的 CPU IP供应商 • RISC-V晶心自定义扩展 • 与包括诸如瑞萨等主流 OEM 设计公司合作 • 盈利并确保快速增长... 欢迎加盟！>>

DesignWare® PHY IP for PCIe 5.0 on Samsung 8LPP
• Physical Coding Sublayer (PCS) block with PIPE interface
• Supports PCIe 5.0, 4.0, 3.1, 2.1, 1.1 encoding, backchannel initialization

他们在 IP SoC 21 China 上说的话

简单、可扩展和高效的自动化-加速缓存一致性soc的验证收敛
贺庆礼, Synopsys, Inc.

芯原FLEXA支持低延时、低功耗DDR-less应用
妙维, 多媒体SoC平台高级首席工程师, 芯原股份

您需要在D&R注册才能查看具体IP内容。
点此注册 D&R