[D&R] 错过大芯片，可不能再错过小芯粒了 | 仅靠Chiplet，救不了中国芯

Design And Reuse 新闻简报
www.design-reuse-china.com
2022年11月22日

$var->USER_FIRSTNAME
欢迎阅读2022年11月22日的D＆R SoC新闻快讯
为您提供最新的SOC社区新闻和信息更新

热点新闻
• 错过大芯片，可不能再错过小芯粒了
• 仅靠Chiplet，救不了中国芯
• 智原FPGA-Go-ASIC™成功打進多元的應用市場
• 強強結盟　台灣與歐盟6G合作現成果

博客文章：Chiplet技术为何腾飞？
• 了解EDA厂商推动UCIe的发展
• UCIe为何成为Chiplet设计的首选
点击立即阅读

代工厂新闻

Chiplet 解决方案

来自法国Aniah方案确保硅首次运行零点电气误差
	• 确保快捷、可靠及完整型电气规则检查 (ERC) • 单次运行即可100% 覆盖电源场景 • 具有动态错误报告，并确保直观性、协作型图形用户界面 • 提高设计效率并实现向左转移验证了解更多...

设计和验证平台

接口IP

RISC-V

Rambus VDC-M (VESA® Display Compression-M) IP 内核
	• 确保低至 6 bpp 或更低的视觉无损压缩 • 兼容 MIPI DSI-2^SM 传输 • 超低延迟性能 • 适用于下一代移动、AR/VR及汽车应用登陆rambus.com网站，了解更多信息 >>

空间应用

无线和网络

针对多芯片 HPC SoC 的协议验证解决方案
	• 业界首个适用于 UCIe、CXL、PCIe 及 HBM 的验证IP和测试套件 • 针对HPC 应用有效负载实现超高性能 • 适用于模拟、仿真和原型设计

关于音频、视频和图像

物联网新闻

汽车电子新闻

合作企业商业新闻

128-bit vector word length ARC VPX2 DSP IP with integrated hardware safety features for automotive
• Four-way VLIW combining scalar and vector operations
• 128-bit, 256-bit and 512-bit vector word lengths

IP SoC 22 China 回顾

如何应对移动和汽车场景下感知显示与存储的带宽增长需求?
许可, 新思科技解决方案事业部的资深产品市场经理, Synopsys, Inc.

AR/VR市场分析以及Cadence Tensilica解决方案
Wendy Chen, IP and Ecosystem Sales Group Sr Director of Asia-Pac & Japan, Cadence Design Systems, Inc.

HBM3的内存带宽使AI/ML速度更快
Bruce Luo, 产品销售总监, Rambus, Inc.

AI-ISP深度融合助力视觉影像
查凯南, 芯原股份机器学习软件副总裁, VeriSilicon Microelectronics (Shanghai) Co., Ltd.

最优神经网络加速基于数据包架构
Paul Karazuba,William Kou, Vice President of Marketing,VP of Sales, Expedera

服务于IP SoC社区的媒体平台
Gabriele Saucier, CEO & Founder, Design And Reuse

您需要在D&R注册才能查看具体IP内容。
点此注册 D&R