Design And Reuse 新闻简报
www.design-reuse-china.com
2023年3月14日

$var->USER_FIRSTNAME
欢迎阅读2023年3月14日的D&R SoC新闻快讯
为您提供最新的SOC社区新闻和信息更新


热点新闻
• 中芯国际的扩产之路
• 上峰科技聯手Fingerprints,生物辨識支付技術再升級
• 世界首例!我国科学家发现光阴极“量子”材料
• CEVA推出UWB雷达平台 用于汽车儿童存在检测
• Imagination公司推出首个边缘人工智能课程
Cadence设计IP系列线下研讨会(北京、上海、深圳、成都、西安)
Synopsys 了解完整可靠的设计IP解决方案:
  • LPDDR5x 8533Mbps, GDDR6 24G, ONFI 5.x等高速存储IP
  • PCIe 6/5, 112G/224G, UCIe等高速Serdes IP
  • MIPI, USB等用于消费/汽车芯片的IP
立刻选择城市报名 >>>

代工厂新闻
设计和验证平台
模拟IP
Aeonic Generate™ AWM
用于无毛刺、可靠型Droop Response自适应时钟
Movellus

• 无毛刺跳频,实现可靠Droop Response
• 比分数模拟解决方案小 8 倍之多
• 在内核电源电压 (VDD) 上运行确保简易集成

登陆 Movellus.com 官网,了解更多信息>>

关于Memory
量子计算
RISC V
Codasip与您相约在embedded world
Codasip
• 通过自定义计算构建您的蓝图 custom compute
• 参阅SecuRISC5 计划实际操作
• 我们的 RISC-V 带来精益求精的优化

汽车电子新闻
人工智能新闻
关于音频、视频和图像
合作企业商业新闻

256-bit vector word length, dual-core ARC VPX3 DSP IP with integrated hardware safety features for automotive
• Four-way VLIW combining scalar and vector operations
• 512-bit length vector word supported over a variety of SIMD computation engines

IP SoC 22 China 回顾


Thalia, 更快、更可靠的 IP Reuse - 省时间、省资源、省成本
Fionn Liu, Thalia China Rep, Thalia Design Automation


芯启源的EDA创新之路
裘烨敏, EDA Sales General Manager, Corigine Inc.


芯片互联趋势和接口IP选型
Arno Li, AE Director, Cadence Design Systems, Inc.


极短距连接光模块的主要优势
张小林, 资深产品市场经理, Synopsys, Inc.


RISC-V处理器IP产品线
Alexander Kozlov, CTO, CloudBEAR


您需要在D&R注册才能查看具体IP内容。
点此注册 D&R