[D&R] 提高 TinyML、ML-DSP 和深度学习工作负载的能效 | Cadence：应对生成式AI变革打造“芯片到系统”AI驱动EDA全平台

Design And Reuse 新闻简报
www.design-reuse-china.com
2023年11月14日

$var->USER_FIRSTNAME
欢迎阅读2023年11月14日的D＆R SoC新闻快讯
为您提供最新的SOC社区新闻和信息更新

热点新闻
• 提高 TinyML、ML-DSP 和深度学习工作负载的能效
• Cadence：应对生成式AI变革打造“芯片到系统”AI驱动EDA全平台
• 持续加码智能汽车“芯”赛道，安谋科技发布“山海”S20F安全解决方案

Rambus 信任根解决方案

• 为安全性提供强大的硬件基础
• 轻量级硬件控制确保强大型安全协处理器内核
• 支持最广泛的加密标准
• 涵盖高级防篡改保护
登陆rambus.com网站，了解更多信息 >>

代工厂新闻

设计平台

Cadence HBM3 IP
	速率8.4Gbps，带宽高达1075GB/s 已量产，在多个先进节点立即可用完整系统设计，提供硅中介层和封装参考设计登陆Cadence官网，了解更多信息 >>>

GPU处理器

RISC-V社区

• 为 SoC 中的功能路径创建时序裕度热图
• 利用模型校准实现最佳 PPA
• 为基于 AVFS/AVS 优化方案提供关键输入

汽车电子新闻

人工智能新闻

	如何在架构探索过程中实现高达95%的准确功率测量？
在概念化和架构探索阶段，评估功率预算至关重要。 2023年11月15日 • 亚洲和欧洲专场 >> 日本/韩国时间下午5:00、中国时间下午4:00、印度时间下午1:30 和欧洲中部夏令时间早上 9:00。 • 美洲专场>> 太平洋标准时间早上 9 点

关于安全

合作企业商业新闻

面向 UCIe、CXL、PCIe 和 DRAM 的验证IP及测试套件
	• 适用于 HPC、汽车、移动应用的系统解决方案 • 支持模拟、仿真和原型设计了解更多信息 >>

商业新闻

Synopsys MIPI C-PHY v1.2 D-PHY v2.1 TX 3 trios/4 Lanes for TSMC 12FFCP
• Compliant with the latest MIPI C-PHY and D-PHY specifications
• Fully verified IP available in TX, RX, or master and slave configuration, including all analog and digital circuitry

IP SoC 23 China 回顾

Alexander Kozlov - CTO - CloudBEAR

您需要在D&R注册才能查看具体IP内容。
点此注册 D&R