[D&R] 2025年09月23日

Design And Reuse 新闻简报
www.design-reuse-china.com
2025年09月23日

欢迎阅读2025年09月23日的D＆R SoC新闻快讯
为您提供最新的SOC社区新闻和信息更新

Cadence® Tensilica® NeuroEdge 130 AI 协处理器
	基于 VLIW 的 SIMD 架构具有可配置选项，实现高性能和低功耗作为控制处理器向 NPU 发出指令和命令优化的 ISA 和指令可运行非 NPU 优化任务为 AI 子系统提供可编程性、灵活性和未来适应性点击Cadence官网，了解更多产品信息 >>>

铸造生态系统

包装解决方案

	凭借成熟的混合信号IP, 实现卓越可靠性与高效率
•为多功能音频方案打造 24位超低功耗PWM DAC •低延迟、高保真 PDM2PCM 转换器 • 32 kHz低漂移振荡器实现精准常开时钟与无线电子系统 • PowerStudio™: 通过RTL与UPF自动化加速PMU设计

内存子系统

接口IP

关于安全

本周合作设计伙伴
GUC GLink-3D/UCIe-3D 及 SoIC 完整设计服务内容
	完整服务范围 : 从IP，SoIC 设计到产品生产经过硅验证的 3D SoIC 接口 IP，具超低延迟/功耗/面积行业领先的 SoIC 设计，具有丰富经验台积电北美OIP研讨会 (GUC Booth 508) Learn more...

人工智能新闻

汽车电子新闻

合作伙伴商业新闻

• 2025年9月11日，IP-SoC China 2025
>> 立即观看

• 实现线速Terabit级性能并确保超低延迟
• 灵活扩展，最高可支持64路安全以太网端口
• 支持MACsec及IPsec，配备符合FIPS标准的加密引擎
• 专为AI与5G基础设施及智能网卡等高性能场景优化

了解详情 >>

Synopsys USB 3.1 PHY IP for TSMC N3A • Lowest risk: Based on proven USB 3.0 controller shipped in...
• Lowest power: Extend battery life in mobile devices

IP SoC 25 China 回顾

端侧AI新纪元
孙千喆, Sr. Application Engineer Manager, Imagination Technologies Group Ltd.

您需要在D&R注册才能查看具体IP内容。
点此注册 D&R