Design And Reuse 新闻简报
www.design-reuse-china.com
2026年10月20日


欢迎阅读2026年10月20日的D&R SoC新闻快讯
为您提供最新的SOC社区新闻和信息更新


Cadence UCle IP
Cadence
  • 以最高64GT/s 的速度运行;
  • 提供卓越的眼图和误码率 (BER),远远超出规范要求;
  • 高稳健性和可靠性,确保无缝集成到数据中心和汽车等应用中。

晶圆代工资讯
■ 台积电在熊本建3奈米厂 日本批准补助资格
■ GlobalFoundries与TSMC签署CoWoS互连芯片制造协议、GF全球产能扩张建设、Tower与Semtech扩大SiGe制造合作
■ 格罗方德(GlobalFoundries)迎来德累斯顿扩建项目的重要里程碑,并宣布推出新一代物理人工智能平台
半导体技术动态
■ GlobalFoundries为何继续押注7nm FD-SOI?
芯粒
■ 奎芯科技亮相2026工博会“国芯展”,高速接口IP与Chiplet方案助力算力发展
Dolphin Semiconductor
仅需一个电感,实现多路输出:SIMO DC/DC 解决方案
• 行业领先的低噪、节能、高效单电感多输出电源管理方案​
• 大幅优化 BOM 成本、引脚数及占位面积​
• 相比传统分立 SIMO IC,TCO 降低达 80%​
• 相比集成式三路 DC/DC IP,TCO 节省 30%​​
了解更多 >>


设计平台
■ 芯片设计中的AI智能体 | 系列一:触及工程能力上限
■ 一次流片成功如何做到?解密灿芯半导体芯片定制的硬核底座
■ 概伦电子FS800器件参数分析仪,斩获工博会·国芯展“创新成果奖”
■ 西门子 Tessent 生态系统助力PCIe 与 USB 直接运行测试图形
存储接口
■ Rambus发布面向基于LPDDR6的SOCAMM2内存模组的PMIC芯片
■ ONFI I/O 到底在做什么?
接口IP
■ 多摄像头应用中的 MIPI IP 灵活解决方案
Silvaco
MIPI I3C v1.1 高性能控制器 IP
• 配备 AMBA APB 3.0 接口的高度可配置 I3C 控制器
• 符合 MIPI I3C v1.1.1 和 I3C Basic v1.1.1 标准
• 量产验证级 IP,完美契合传感器、移动、汽车与物联网设计
• 可作为主控制器、辅控制器或目标设备运行
了解更多 >>

RISC-V
■ 2026 RISC-V中国峰会就在10/18-10/20!与Andes晶心参与一同参与,共推RISC-V未来!
■ 邀请函丨隼瞻科技邀您共聚第六届RISC-V中国峰会
Rambus
2026 Rambus 设计峰会:赋能智能体 AI
• 欢迎于 10 月 22 日接入线上峰会
• 深入了解驱动新一代 AI 的核心技术,包括 HBM、DDR5、LPDDR5、PCIe 接口互联、硬件信任根与抗量子加密安全技术
• 探索下一代 AI 计算架构
• 掌握保障 AI 硬件安全与核心关键资产的防护方案
立即报名参会 >>

人工智能
■ 隼瞻科技邀您共赴Axon Platform AI算力平台发布会
■ BrainChip 推出 Sequora:不仅能识别,更能理解并响应的边缘 AI
■ INTERA 推出 EAGLE Cognit,为下一代边缘设备带来超低功耗近存 AI 加速。
■ ElectraIC 推出 NEXUS N1 系列:基于 NVIDIA Jetson 架构的AI微型超级计算机
AI 智能体被误导
后果不只是答错
Ememory
硬件保障智能体 AI 的信任:
PUFrt – PUFsecurity 信任根,为自主 AI 时代而生
了解更多 >

合作伙伴动态
■ 隼瞻科技与南科大深港微电子学院达成战略合作,联合研究中心正式揭牌
■ Cadence 斩获 2026 台积电 OIP 五项年度最佳合作伙伴大奖

HBM4 PHY IP on N2P
• Supports JEDEC HBM4 DRAMs
• Supports data rates up to 12 Gbps
• Supports up to 32 independent 64-bit memory channels


D&R中国官方微信公众号,关注获取最新IP SOC业界资讯

IP SoC 26 China 回顾

Rambus microphone

Interview with Samuel Chiang - Rambus

Brite microphone

Interview with Eunice Rao - Brite Semiconductor

Sifive microphone

Interview with Franky Fan - Sifive


From Monolithic SoCs to Chiplets: A New Hardware Security Paradigm
Samuel Chiang, Director of Business Development, Semiconductor IP Partnership, Rambus, Inc.


RAPTuner: An AI-Agent-Friendly Physical-Aware EDA Platform for Single-Die and Die-to-Die Design Optimization
Chin Choi Phaik, SkyeChip


Synopsys SLM PVT(工艺/电压/温度)监测 IP 概述
刘兴刚, Sales Account Management, Staff, Synopsys, Inc.


Empowering SRAM IP Design Efficiency through Advanced EDA Tools
徐历柔, Primarius Tech


您需要在D&R注册才能查看具体IP内容。
点此注册 D&R