www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
You are here : design-reuse-china.com  > Verification Platform  > Emulator and Prototyping->Models and Library  > Models and Library

LPDDR4 DRAM Bus Monitor

Overview

LPDDR4 DRAM Bus Monitor is implemented as per JDEC standard JESD209-4A and provides an effective & efficient way to verify the LPDDR4 components of an ASIC/FPGA system. It is a part of Arastu s comprehensive low power verification suite which also includes LPDDR4 DFI PHY Functional Model and LPDDR4 DRAM Memory Model.

业务合作

访问我们的合作伙伴页面了解更多信息

广告发布

访问我们的广告选项

添加产品

供应商免费录入产品信息

点击此处了解更多关于D&R的隐私政策

© 2018 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。