Silicon Creations如何使用AFS Platform进行高性能7nm IP验证？

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

芯片发展迁移到更小工艺几何图形有许多好处，例如降低功耗及提升性能，但设计复杂性的增加给快速高效的仿真技术带来了更大的负担。此外，快速准确的电阻/电容 (RC) 提取也变得愈发重要。互连电阻在路径总电阻中的占比在持续加大。从40nm到7nm，相对导线电阻增加了 6倍以上，而相应的RC网表可能使仿真时间增加20倍，加大了仿真负担。通过本文了解 Silicon Creations 如何使用Analog Fast SPICE Platform来满足这些仿真需求，使其7nm IP设计一次流片成功。

www.eet-china.com, Apr. 15, 2021 – 

芯片迁移到更小工艺几何图形有许多好处，例如降低功耗及提升性能，但设计复杂性的增加给快速高效的仿真技术带来了更大的负担。除了快速高效的仿真技术，快速准确的电阻/电容 (RC) 提取也变得愈发重要。互连电阻在路径总电阻中的占比在持续加大。从 40nm 到 7nm，相对导线电阻增加了 6 倍以上，而相应的 RC 网表可能使仿真时间增加 20 倍，加大器件提出了严格的规范要求。PLL 可以解调无线信号，支持高速 SerDes 通道，合成高分辨率的稳定频率，或在数字电路中分配精确定时的时钟。

Siemens EDA（Siemens Digital Industries Software 的一个部门）的 Analog FastSPICE (AFS) Platform 通过新算法、优化和约减技术不断提高 SPICE 仿真的技术水平，以应对纳米级工艺几何图形千变万化的挑战。
与 BSIM4 模型相比，共多栅极的伯克利短沟道 IGFET 模型(BSIM-CMG) 在模型方程和拓扑结构方面均要复杂得多。由于这种复杂性，其模型评估可能要比 BSIM4 模型慢 2 倍。但是，AFS 仿真器已针对精度和性能进行了优化和验证， 其内存占用与 BSIM4 模型相近。AFS 瞬态噪声分析支持参数和纳米级器件噪声效应，使得设计人员能够确保获得全频谱结果，具体做法是基于每个器件的瞬时偏置，通过在每个时间步长为每个噪声源注入随机器件噪声（白噪声和/或闪烁噪声），然后求解每一时间步长的每个节点的随机微分方程。这样便可提供纳米级 SPICE 精度，且不会在瞬态噪声基底以下浪费任何计算。由于提取的寄生 RC 和耦合电容出现显著增加，AFS 仿真器将会采用先进的约减和优化技术来保持仿真器的性能和精度。AFS Platform 提供了全球最快的纳米级电路验证，非常适合验证最先进的纳米级电路。经证实，其动态范围超过 120 dB，速度比任何其他单核 SPICE 精度仿真器要快上5 到 10 倍。针对长时间运行情况，它运用了多线程技术来提供极限的连续运行性能。重要的是，其元件容量大于 20M，可验证具有详细寄生效应的整体电路。

点击阅读更多

 Back