验证时代已来 Cadence开启SoC设计仿真验证新纪元

Cadence Tensilica 社区, May. 10, 2017 –

"近几年来，业界愈加注重早期软件开发，从而进一步缩短整体项目时间，这也是我们开发更先进的硬件仿真和 FPGA 原型设计平台的动力所在。" Cadence公司系统与验证事业部产品管理与运营副总裁Michał Siwinski如是说。

应对SoC 尺寸和复杂度的提升，并行仿真平台Xcelium诞生

据Michał Siwiński介绍，第三代Xcelium仿真平台源于收购Rocketick公司带来的技术，是业内唯一正式发布的基于产品流片的并行仿真平台。基于多核并行运算技术，Xcelium可以显著缩短SoC面市时间。

Xcelium仿真平台具备以下优势，可以大幅加速系统开发：

多核仿真，优化运行时间，加快项目进度：利用Xcelium可显著缩短执行时间，在寄存器传输级（RTL）仿真可平均提速3倍，门级仿真可提高5倍，DFT仿真可提高 10倍，节约项目时间达数周至数月。
应用广泛：Xcelium仿真平台支持多种最新设计风格和IEEE标准，使工程师无需重新编码即可提升性能。
使用方便：Xcelium仿真平台的编译流程将设计与验证测试环境代码分配至最优引擎，并自动选取最优CPU内核数目，提高执行速度。
采用多项专利技术提高生产力（申请中）：优化整个SoC验证时间的新技术包括：为达到快速验证收敛的SystemVerilog Testbench覆盖率和多核并行编译。