www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

ANSYS engineering simulation program passed TSMC 7nm + FinFET Plus advanced process certification

来源:Technews, Nov. 11, 2018 – 

工程仿真厂商 ANSYS 宣布,采极紫外线微影 (extreme ultraviolet lithography ; EUV) 技术的 7 奈米 FinFET Plus (N7+) 制程节点的 ANSYS 解决方案已获台积电的认证,台积电亦验证最新 InFO_MS (Integrated Fan-Out with Memory on Substrate) 先进 封装技此项验证的通过技术的参考流程。 对无晶圆厂 (fabless) IC设计公司而言,由于仿真工具需通过新制程节点和封装技术严格测试与确认,因此认证与验证非常重要。

ANSYS 表示,以 7 奈米 FinFET Plus 制程节点为主的 ANSYS RedHawk 与 Totem解决方案皆获得台积电 N7+ 制程技术认证,并且支持极紫外线微影 (EUV) 功能。 N7+ 认证包含萃取、电源完整性与可靠度、讯号电子飘移 (signal EM) 与热可靠度分析。

ANSYS进一步指出,台积电拓展领先业界的整合型扇出 (integrated fan-out,InFO) 先进封装技术,整合内存子系统 (subsystem)与逻辑晶粒。 台积电与 ANSYS 提升既有 InFO 设计流程,支持新 InFO_MS 封装技术,并运用 ANSYS SIwave-CPA、ANSYS RedHawk-CPA、ANSYS RedHawk-CTA、ANSYS CMA 与 ANSYS CSM 验证相关芯片模式下的参考流程。 InFO_MS 参考流程包含针对萃取的晶粒和封装进行共同仿真与共同分析、电源和讯号完整性分析、电源和讯号电子偏移以及热分析。

ANSYS 总经理 John Lee 表示,智能型连网电子装置的数目持续成长,制造业者必须跟上脚步,设计高能源效率、高效能的可靠产品以压低成本且缩减面积。 ANSYS 半导体解决方案针对复杂多物理场带来的挑战,如电源、热量、可靠度和制程变化对产品效能的影响。 ANSYS 的完整 Chip Package System 解决方案支持芯片感知 (chip aware) 系统和系统感知 (system aware) 芯片 signoff,帮助双方共同客户更具信心地加速设计整合。

John Lee 进一步指出,台积电与 ANSYS 提供最新的 N7+ 认证与 InFO_MS支持,帮助客户满足新世代芯片和封装在效能、可靠度和电源方面的成长需求。 而事实上,透过 ANSYS 的仿真解决方案,过去曾经缔造将芯片面积再缩小6% 的经验,而且也降低电流干扰、延迟的状况,提升产品的消能质量。 而这样的作业模式,未来还将加入机器学习的功能,提升无晶圆厂ic设计公司的学习曲线,降低研发成本之外,未来还不只运用在逻辑 IC 的先进制程作业上,未来甚至在制程微缩下的内存制程,也可以使用该项解决方案。

ANSYS 表示,虽然在国内相关的工程仿真会是以半导体产业为主。 但是在国外,包括欧美或中国市场等,相关的工程仿真也能运用在其他的产业中,例如航天、医疗、能源等相关企业。 ANSYS 指出,目前相关的解决方案将在 2019 年陆续正式推出。

 Back

业务合作

广告发布

访问我们的广告选项

添加产品

供应商免费录入产品信息

© 2023 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。