D&R partner: Brite Semiconductor, Naneng Microelectronics, and PLDA Collaborate to Release Complete PCIe 2.0/3.0 Solution

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

中国，上海, Dec. 10, 2018 – 

国际领先的定制化芯片（ASIC）设计方案提供商及DDR控制器和物理层IP供应商——灿芯半导体（上海）有限公司（以下简称"灿芯半导体"）对外宣布与成都纳能、PLDA合作，推出基于中芯国际40nm和55nm工艺技术的PCIe 2.0/3.0完整解决方案。

"纳能与灿芯半导体合作，提供基于中芯国际40nm和55nm的PCIe 2.0/3.0解决方案，满足最新的PIPE规范，支持2.5G、5G数据率，功耗低、面积小，可以有效降低SoC设计风险和成本，"成都纳能首席执行官武国胜说，"我们期待着与灿芯半导体携手，为客户提供符合相关标准的、高性能、低成本的整体解决方案。"

"PLDA 的PCIe Controller可以与任何标准的PCIe PHY匹配，这样使客户对于PHY的选择提供了很大的灵活性，"PLDA首席执行官Arnaud Schleich说，"此次与灿芯半导体进一步加深合作，提供高性能、低功耗的PCIe技术，降低SoC集成风险，将为客户提供高速数据传输需求的完整解决方案。"

灿芯半导体首席执行官庄志青博士表示："灿芯半导体此次与成都纳能、PLDA合作，提供基于中芯国际40nm和55nm工艺的PCIe解决方案，提升高速数据传输SoC芯片的设计能力，为通信、云计算和车用SoC芯片设计降低风险，缩短上市时间。"

 Back