www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

台积电3nm工艺进展"令人欣慰" 2nm工艺提上日程!

[导读]12月10号,最新消息称台积电的5nm工艺良率已经达到了50%,比当初7nm工艺试产之前还要好,最快明年第一季度就能投入大规模量产,初期月产能5万片,随后将逐步增加到7-8万片。

http://www.21ic.com/, Dec. 10, 2019 – 

12月10号,最新消息称台积电的5nm工艺良率已经达到了50%,比当初7nm工艺试产之前还要好,最快明年第一季度就能投入大规模量产,初期月产能5万片,随后将逐步增加到7-8万片。

随着高通骁龙865使用台积电N7+工艺量产,台积电的7nm工艺又多了一个大客户,尽管三星也抢走了一部分7nm EUV订单,不过整体来看台积电在7nm节点上依然是抢占了最多的客户订单,远超三星。

接下来就是5nm工艺了,根据官方数据,相较于7nm(第一代DUV),基于Cortex A72核心的全新5nm芯片能够提供1.8倍的逻辑密度、速度增快15%,或者功耗降低30%,同样制程的SRAM也十分优异且面积缩减。

不过初期5nm产能会被苹果、华为包下,苹果吃下了大约70%的第一期5nm产能,AMD的Zen4处理器要等到明年底或者2021年初的中科Fab 18B工厂量产之后才能拿到5nm产能了。

点击阅读更多

 Back

业务合作

添加产品

供应商免费录入产品信息

点击此处了解更多关于D&R的隐私政策

© 2026 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。