www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

PLDA®宣布推出Robust Verification Toolset,以提高搭载CXL®、PCIe® 6.0或Gen-Z® Interconnect的下一代SoC的设计精度并缩短生产时间

此工具集包含PLDA专有的验证过程用组件,以及来自业界领先的公司Aldec®、Avery Design Systems®和西门子旗下事业部Mentor的工具。

www.businesswire.com, Jul. 21, 2020 – 

加州圣何塞--(BUSINESS WIRE)--(美国商业资讯)--PCI Express® IP和数据互连解决方案领域的行业领导者PLDA今日宣布推出Robust Verification Toolset,这是IP验证的突破性方法,可大幅提高设计准确性,并加快产品上市时间。IP设计的验证过程发生在芯片设计的前端,并且需要高度的可靠性以防止耽误生产。达到必要的验证级别相当耗时,但是在验证过程中走捷径往往会导致在芯片制造结束时进行昂贵且难度大的漏洞修复。确保初始验证过程稳定且高质量则要高效得多。PLDA已建立此类稳定的验证流程,该流程将知名的外部验证供应商提供的综合工具集与PLDA专有的内部工具相结合,可以显著缩短设计时间,同时提高设计准确性。

通过使用丰富的、同类最佳的验证解决方案生态系统,PLDA的验证工具集可以进行细致且系统的分析和证实,以证明设计执行将适用于所有可能的定义行为。PLDA创新的验证方法以名为DANA的PLDA专有工具为支撑,该工具可通过一系列自动报告、自动化和严格的后续流程来提供高效的供应链管理。来自这款完整工具集的数据可实现自动收集、分析和报告,从而缩短由数据管理产生的审查周期,并加快决策过程。该验证程序在内部被称为"Supersprint",将提高灵活性程度,以适应客户的时间表和自定义功能,同时专注于主要研发路线图。

点击阅读更多

 Back

业务合作

添加产品

供应商免费录入产品信息

点击此处了解更多关于D&R的隐私政策

© 2026 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。