www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

台积电创先进制程产学合作新模式 首颗16纳米芯片流片

www.eet-china.com, Oct. 03, 2021 – 

台积电持续扩大研发规模,以维持半导体技术领先地位。随着台积电先进制程技术飞速前进,在保护公司机密资讯的同时,台积电推出「大学晶圆快捷专案」,共享制程与辅助设计资料给学校师生进行学术研究,加速学校衔接产业演进,消除产学落差。

截至2021年9月,台积电的项目已协助台湾大学、台湾清华大学、阳明交通大学、美国麻省理工学院、美国史丹佛大学、美国加州大学柏克莱分校、美国洛杉矶加州大学等全球21所大学,在5G与无线通讯、存储应用、人工智能、穿戴装置、安全应用、生物科技与低耗电等相关领域进行研究。

2010年,台积电透过扩大客户使用的云端虚拟设计环境(Virtual Design Environment, VDE)架构,排除资讯安全疑虑,开放学校可透过远端连线至VDE的方式,使用台积电先进制程资料库进行芯片设计研究与教学。

经由此创新的云端解决方案,使学校可应用的制程技术由原本的40、28奈米一举迈进2至3个世代,首度踏入16奈米鳍式场效电晶体(N16 FinFET)的先进制程技术门槛。

台积电深化「大学晶圆快捷专案」影响力,以长期产学合作的美国史丹佛大学为起点,由电机工程学系教授Mark Horowitz博士带领的研究团队率先采用VDE,以N16 FinFET制程进行深度神经网路的人工智能加速器芯片研究,成功透过VDE将其芯片布局设计档回传至台积电、完成投片,并通过「大学晶圆快捷专案」将集成电路设计转化为实体芯片,成为第一颗经由大学晶圆快捷专案实现的N16 FinFET学术研究芯片,大步推进人工智能研究。

同时,也是长期合作伙伴的美国洛杉矶加州大学研究团队,也在杰出讲座教授张懋中博士的引领下,同步透过台积电VDE在FinFET制程技术上展开N16射频电路芯片研究

点击阅读更多

 Back

业务合作

添加产品

供应商免费录入产品信息

点击此处了解更多关于D&R的隐私政策

© 2026 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。