IBM和三星新芯片设计大幅降低能耗的原因是什么？垂直堆叠晶体管设计!

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

现在的芯片领域，摩尔定律似乎有所停滞，不过各大芯片巨头在芯片设计和封装等方面在积极研发新的技术。据报道IBM和三星研发出了一种在芯片上垂直堆叠晶体管的新设计。能够大幅降低能耗，幅度达到85%。

www.eet-china.com, Dec. 19, 2021 –

在之前的设计中，晶体管是被平放在半导体表面上的。新的垂直传输场效应晶体管(VTFET)设计旨在取代当前用于当今一些最先进芯片的FinFET技术，并能够让芯片上的晶体管分布更加密集。

这样的布局将让电流在晶体管堆叠中上下流动，而在目前大多数芯片上使用的设计中，电流则是水平流动的。

半导体的垂直设计开始已久，并从现在通用的FinFET技术中获得了一定的灵感。据悉，尽管其最初的工作重点是芯片组件的堆叠而不是优化晶体管的排布，英特尔未来将主要朝着这个方向进行开发与设计。

当然这也有据可循：当平面空间已经更难让晶体管进行堆叠时，唯一真正的方向（除了物理缩小晶体管技术）是向上。