日本半导体厚积薄发：欲在十年内量产2nm

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

news.mydrivers.com, Dec. 30, 2021 – 

据报道，东京电子前首席执行官 、日本政府芯片行业咨询小组的成员Tetsuro (Terry) Higashi日前表示，日本必须在十年内实现 2nm 量产。

他进一步指出，日本应该在下一个财政年度提供税收减免，以在未来十年内产生 880 亿美元的投资，以振兴国内芯片制造。

之前，日本政府批准了 68 亿美元的补充支出。"我预计这种资金水平至少会在未来几年继续下去，"Higashi 告诉彭博社，"如果没有政府的初始投资，我们将无法达到私营公司投入资金的地步。政府将必须发挥核心作用，直到事情确定下来。"

日本今年将振兴芯片产业列为国家项目，目标是到 2030 年将国内半导体公司的年收入提高约三倍，达到 13 万亿日元（1140 亿美元）。

日本的2nm雄心

在去年五月，就有外媒报道日本政府正在寻求吸引国外优秀的芯片制造商能赴日本建立圆晶工厂，以促进日本在半导体行业的发展。台积电后来也做了决定，虽然是28nm工艺，但也是个好的开始。

媒体在今年一月的报道也指出，台积电将与日本经济产业省成立合资公司，在东京设立先进封测厂。而根据《日刊工业新闻》报导，台积电是要在日本茨城县筑波市新设技术研发中心， 研发中心包括晶圆制程及3D封装。从过往的报道看来，日本的这个决定也是有其背后的考量的。

因为晶体管微缩受限，过去多年在业界就存在一个观点，那就是借用先进封装可以继续推进芯片性能的提升。而台积电在去年九月更是推出了其3D Fabric平台，将SoIC、CoWoS、InFO等技术家族囊入其中，能串联高频宽存储、异构整合和3D堆叠，以提升系统能耗，并缩小面积。台积电研发副总余振华也以TSMC的SoIC技术为例，讲述他们这个平台的优势。

他指出，这个技术可将低温多层存储堆叠在逻辑芯片上，帮助延伸摩尔定律。而公司现在已成功将4层、8层与12层低温多层记忆体堆叠在逻辑芯片上，其中12层总厚度更是低于600微米，这让公司在未来可以实现堆叠更多层的可能。

点击阅读更多

 Back