台積電2nm將採奈米片電晶體架構　速度功耗跨進新世代

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

台積電於2022年北美技術論壇正式發表2nm製程將採用奈米片電晶體架構，全面提升效能及功耗效率。

www.eettaiwan.com, Jun. 23, 2022 – 

半導體進入3nm、2nm時代，且業界越來越追求整合，致力讓一顆IC能具備的功能越來越多。因應趨勢，日前如三星(Samsung)、英特爾(Intel)、台積電等半導體大廠，不約而同宣布2022或2023年開始，主力架構將從鰭式場效電晶體(FinFET)逐漸轉移至類奈米片(nanosheet)架構。台積電於2022年北美技術論壇上，更正式發表2nm製程將採用奈米片電晶體架構，全面提升效能及功耗效率。

據台積電分享的資料，2nm採用奈米片電晶體架構，在相同功耗下運算速度增加10到15%；若相同速度下，功耗亦可降低25到30%；預計2025年開始量產。台積電宣稱，這將使效能及功耗效率提升一個世代，藉以協助客戶實現下一代產品的創新，除了行動運算的基本版本，2nm技術平台也會涵蓋高效能版本及完備的小晶片整合解決方案。

隨著半導體製程越來越精細，閘極長度(Gate length)越來越小，閘極下方的氧化物越薄，當來到22nm以下的製程，漏電在MOSFET組成的傳統架構上變得更難克服。3D構造的FinFET則解決了這樣的問題，FinFET將源極(S)和汲極(D)間拉高變為立體結構，讓閘極像是包住源極跟汲極，以此加大閘極與通道間的接觸面積，降低漏電及功耗，現成為16nm、10nm、7nm、到5nm製程的主流。

當製程縮小，空間越來越小，鰭的數量也會隨之減少，持續提升驅動電流會更困難；而奈米片架構，就是其中一個被提出討論的解方。奈米片架構將垂直的鰭轉為水平，透過垂直堆疊奈米片，實現更大的有效導電通道寬度；再者，閘極360度接觸通道的結構，讓導電通道被高介電系數的金屬閘極圍繞，可實現更佳的閘極通道控制，並縮短通道長度。

点击阅读更多

 Back