晶圆代工"台积电时代"即将结束？

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

早前就有消息传出台积电的3nm工艺可能延迟的消息，在Seeking Alpha上的一篇文章认为，台积电释放很多危险信号，它将经历和Intel的10nm工艺节点一样的至暗时刻，台积电的工艺领导地位将不稳......

www.eet-china.com, Aug. 29, 2022 – 

早前就有消息传出台积电的3nm工艺可能延迟的消息，在Seeking Alpha上的一篇文章认为，台积电释放很多危险信号，它将经历和Intel的10nm工艺节点一样的至暗时刻，台积电的工艺领导地位将不稳。

一方面是，台积电对实际工艺规格描述非常模糊。比如描述N5 与 N7 相比缩小了 1.8 倍（略低于 2 倍基准，但符合台积电每个节点的平均缩小），这让人得出结论，N5 的逻辑密度达到了 171MTr/mm² 甚至更高。但Angstronomics 基于实际测量的新分析表明，在 2020 年 Apple 报告 A14 的晶体管数量时，N5 没有实现其预期缩小，实际上只实现了 1.52 倍的缩小，这导致"仅"138MTr/mm² 的密度。

在今年8月，TechInsights在Blog上对4nm工艺的剖析和拆解，认为台积电和三星所谓的4nm，和5nm工艺基本没有区别，却和客户一起对外宣称用上了4nm工艺。（相关内容参考：聊聊台积电与三星的4nm工艺"造假"事件）而且对于当代的尖端制造工艺，"nm"前面的这个数字本质上并不代表任何实际的晶体管或器件物理尺寸。从250nm节点以后，几纳米数字就不再指代常规意义上的栅极长度（gate length），而只有技术迭代的象征意义。就好比对Foundry厂而言，"我说它是4nm，那就是4nm……"

再加上据目前资料显示，台积电N3的预计密度是300MTr/mm²，并且依旧是FinFet工艺。而三星在密度200MTr/mm²的3GAE上就采用GAA工艺，单纯说造GAA和FinFet比，GAA的制造难度更大，但在时间节点上要在2022年就要造300MTr/mm²密度的芯片就是问题，因为这不是一件容易的事情。台积电每隔两年密度翻1.8X的速度也远高于业界速度。Intel从22nm到14nm就不再是以往的两年周期了，14nm到10nm则是4-5年，而三星其实也不快，2019年的7LPP到2022年3GAE（和N5同级)也是三年。

另一方面就是性能不及预期的问题。近日数码博主 @手机芯片达人 表示，台积电内部已经决定放弃 N3 工艺，因为客户几乎都用，转2023下半年量产降本的N3E工艺，N3成本高，design的window又很critical，连苹果都弃用N3工艺。

点击阅读更多

 Back