台积电打头阵3D封装技术联盟成立巨头共逐Chiplet结合关键

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

www.eet-china.com, Oct. 27, 2022 –

台积电今日宣布，成立开放创新平台（OIP）3D Fabric联盟以推动3D半导体发展，目前已有19个合作伙伴同意加入，包括美光、SK海力士、日月光、Arm、西门子、新思科技等。

联盟成员能够及早取得台积电3DFabric技术，并与台积电同步开发及优化解决方案，及早获得从EDA及IP到DCA/VCA、存储、委外封装测试（OSAT）、基板及测试的解决方案及服务。

台积电的3D Fabric技术属于先进封装技术，包括前段3D芯片堆叠或TSMC-SoIC（系统整合芯片）、后端CoWoS及InFO系列封装技术，可实现更佳效能、功耗、尺寸外观及功能，达成系统级整合。

值得注意的是，以2.5D、3D封装为代表的先进封装技术，与Chiplet虽分属两个概念，却有着千丝万缕的关系––以先进封装技术堆叠多个裸片/芯粒（Chiplet），最终可构成3D IC。

光大证券也指出，先进封装是将Chiplet真正结合在一起的关键。

台积电总裁魏哲家此前曾在2022技术论坛上提出"半导体产业的三大改变"，其中之一便是3D IC的突破––由于电晶体密度提升已不足以满足效能升级，3D IC应运而生。

实际上，3D IC设计的复杂性较高，除了传统的2D系统单芯片设计之外，设计人员还需处理许多3D封装整合架构及不同的EDA 3D设计语言。

单从封装环节来说，Chiplet虽然避免了超大尺寸die，但其也意味着超大尺寸封装，同时，Chiplet高度融合晶圆后道工艺，更在封装方面带来极限技术挑战––封装加工精度和难度进一步加大、工艺窗口进一步变窄、通用设备比例降低、设备升级需求大等。

这些问题，都离不开先进封装技术的加持。目前头部IDM厂商、晶圆代工厂及封测企业都在积极推动不同类型的先进封装技术，以抢占这块市场––