www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

Intel硬刚台积电,有消息称2nm研发有所突破

Intel 2nm制程有所突破,预计2024年面世。

www.eet-china.com/, Mar. 07, 2023 – 

Intel最新2nm以下制程节点新突破

据台湾省经济日报消息,Intel高级副总裁兼中国区董事长王瑞近日对媒体表示,Intel 20A(业界的2nm制程)和Intel 18A(相当于1.8nm制程)已经流片(流片:是指像流水线一样通过一系列工艺步骤制造芯片,该词在集成电路设计领域,"流片"指的是"试生产"。)。这也是Intel在四年内快速发展五个制程节点的目标之一,此次流出的信息也备受外界瞩目。

Intel近几年对于芯片制程工艺的发展令人叹为观止,规划从Intel 10制程开始,逐步有序进入到Intel 7和Intel 4技术节点,然后就是 Intel 3、Intel 20A 和最新的Intel 18A制程。目前Intel已经量产的最新技术是Intel 7制程,Intel 18A制程则预计2024年下半年就位。也就是说,现在举例2024年的下半年九月刚好18个月的时间,Intel预计在这18个月里攻克数个技术节点,进程之快颇令市场震惊。

Intel 4 物理参数:密度是 Intel 7 的 2 倍

不妨来深入研究一下今年下半年就要上场的Intel 4制程,究竟是何方神圣。不难看出,Intel已经开始着手解决之前遗留下来的问题。首先要解决的密度问题,到了如此精细的工艺节点,不少业界人士均对于制程工艺铁律 "摩尔定律"和"登纳德缩放定律"开始起了动摇之心。

摩尔定律:集成电路可以容纳的晶体管数目在大约每经过18个月到24个月便会增加一倍

登纳德缩放定律:随着晶体管尺寸的缩小,其功率密度保持不变,从而使芯片功率与芯片面积成正比。

追溯到Intel之前发布的数据中,Intel 4的 Fin Pitch间距下降到30nm,是Intel 7的34nm的88%,而且Contac Gate Poly Pitch 也从原来的60nm缩减到50nm,Min Metal Pitch(M0)则降低了75%之多,从40nm降到30nm;HP Library Height的高度则减少了近乎一半,从原来的408h减少到140h,仅为Intel 7 的0.59倍。因此,Intel对外宣称,Intel 4的密度是Intel 7的2倍之多,当然业界更喜欢的说法是,在获得相同的芯片性能下,Intel4可以比Intel 7做出来的芯片尺寸缩小一半。

点击阅读更多

 Back

业务合作

广告发布

访问我们的广告选项

添加产品

供应商免费录入产品信息

© 2023 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。