Cadence 数字、定制/模拟设计流程通过认证，Design IP 现已支持 Intel 16 FinFET 制程

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

中国上海，2023 年 7 月 14 日––楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布其数字和定制/模拟流程现已通过 Intel 16 FinFET 工艺技术认证，其 Design IP 现可支持 Intel Foundry Services（IFS）的此工艺节点。与此同时，Cadence 和 Intel 共同发布了相应的制程设计套件（PDK），用于加速一系列应用的开发，包括低功耗消费电子及高性能计算（HPC）应用。客户现在可以使用支持立即投产的 Cadence设计流程和 Design IP，实现设计目标并加快产品上市。

www.elecfans.com/, Jul. 14, 2023 – 

完整的 Cadence RTL-to-GDS 流程已经过认证和优化，可用于 Intel 16 工艺节点，助力客户实现设计的功耗、性能和面积（PPA）目标。该流程包括 Innovus Implementation System、GenusSynthesis Solution、Quantus Extraction Solution、TempusTiming Signoff Solution 及 Tempus ECO Option、PegasusVerification System 和 Pegasus DFM 以及 VoltusIC Power Integrity Solution。Cadence流程的部分功能进行了针对 Intel 16 工艺规则的优化，包括过孔插入和天线规则支持，有助于实现高质量设计。

Cadence VirtuosoStudio（包含 Virtuoso Schematic Editor、Virtuoso Layout Suite、Virtuoso ADE Suite）和集成的 SpectreX Simulator 均已通过 Intel 16工艺节点认证。这些工具经过功能增强，可以更好地管理工艺角仿真，执行统计分析、设计对中和电路优化。

Virtuoso设计平台与 Innovus Implementation System 紧密集成，通过一个共用的数据库来提升混合信号设计的实现方法。此外，Virtuoso Layout Suite 经过全面更新，以便在 Intel 16 工艺上有效进行版图实现，该工具提供了多项功能，包括提高整个版图设计环境的性能和可扩展性；基于非均匀网格的器件布局布线方法，带有布局、布线、填充和插入 dummy 的交互式辅助功能；支持基于宽度的间距模式（WSP）；集成寄生提取和 EM-IR 检查；并且通过 Virtuoso InDesign DRC 集成了签核品质的物理验证功能。

 Back