新思科技，又收购了一家公司

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

www.eet-china.com, Dec. 16, 2023 – 

过去几年，包括新思科技在内的EDA巨头也都在一直收购。但最近，笔者发现，新思科技"偷偷"收购了Imperas software公司。如下图所示，Imperas software在公司领英中公布了这个消息。考虑到Imperas software所专长的领域，我们可以把这单收购看作新思在RISC-V上面的又一个下注。

资料显示，总部位于英国的Imperas是一家虚拟软件模拟公司该公司的业务已扩展到了RISC-V。2018年11月，该公司发布了riscvOVPsim，这是一款免费的RISC-V指令集仿真器，允许工程师对单核RISC-V CPU进行建模和仿真。该模拟器面向硬件和软件工程师，可以作为kickstart软件开发的入口点，无需手头的硬件以及硬件端的构建和一致性测试。根据Imperas的说法，riscvOVPsim可以在标准的Windows或Linux PC上每秒执行超过10亿条指令。它还具有适用于所有RISC-V规范选项的可配置运行时设置，以便于将运行时结果与RTL实现进行比较。

作为一款免费的工具，riscvOVPsim可以在GitHub上下载，以及最新的RISC-V一致性测试套件和框架。它包括Imperas的免费使用许可，支持商业和学术用途。开源模型根据Apache 2.0许可证授权。

在今年二月，Imperas Software Ltd宣布与Synopsys, Inc.合作。以满足 RISC-V 处理器验证不断增长的需求。此次合作使共同客户能够使用 ImperasDV 验证解决方案和 Synopsys 业界领先的VCS仿真和Verdi调试工具简化其 RISC-V 验证任务，从而提高效率，实现关键的上市时间和质量目标。ImperasDV 是第一个面向 RISC-V 处理器的商用验证 IP，包括架构验证测试套件，这对于 RISC-V 开发人员确保硬件实现符合支持 RISC-V 的软件生态系统的期望非常重要。它原生支持开放标准 RISC V 验证接口 (RVVI)，并使用"锁步比较"协同仿真方法进行全面的处理器验证，包括异步事件和调试操作。

RISC-V 开放标准 ISA 为优化处理器提供了框架，以新颖且富有创意的方式针对应用解决方案。此外，设计团队可以利用 SoC 项目各个方面的新灵活性，实现针对电源、安全、通信和超出有限状态机范围的其他任务的内部控制和管理功能。RISC V 还通过多核阵列、矢量加速器和具有超标量、乱序、多问题和硬件多线程等功能的复杂管道，彻底改变了高性能计算 (HPC) 设计空间，仅举几例最近在技术会议上提出。

RISC-V 的新设计自由度正在 SoC 社区中达成越来越多的共识，即 RISC-V 验证要求需要集成到 SoC 时间表和规划中。虽然处理器验证可能并不是全新的，但 RISC-V 代表了验证责任的巨大转变，这反过来又凸显了高效验证以实现关键流片里程碑和上市时间目标的必要性。任何成功的验证计划都可以概括为实现覆盖目标的高质量刺激。Synopsys VCS 仿真和 ImperasDV 的组合在组合的 SystemVerilog 环境中提供了测试平台、处理器 RTL 和 ImperasDV 验证解决方案的无缝集成，以便在RTL 被测设计 (DUT) 和 Imperas 之间进行"锁步比较"联合仿真RISC-V 处理器参考模型。通过这种紧密集成，可以使用 Synopsys Verdi 和 Imperas eGui 在 Verilog RTL 和 Imperas RISC-V 参考模型之间进行无摩擦转换，轻松探索差异点的调试。

值得一提的是，在今年早些时候，Synopsys 加入了 RISC-V 阵营，展示了其针对一系列嵌入式应用，添加到 ARC 产品组合中的三款处理器设计，。该公司或许以电子设计自动化 (EDA) 工具提供商而闻名，已通过基于 RISC-V 开放指令集架构的 32 位和 64 位 ARC-V 选项扩展了其现有的 ARC 系列嵌入式处理器设计。

至于新推出的三个系列分别是 ARC-V RMX，32 位超低功耗嵌入式内核；ARC-V RHX，针对实时性能进行优化的 32 位内核；ARC-V RPX，一种针对通常在 Linux 上运行的主机应用程序进行优化的 64 位多核处理器。

点击阅读更多

 Back