一文看懂台积电的前沿新技术

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

台积电23 日举办技术论坛，台积电业务开发资深副总裁张晓强分享台积电目前最新技术，包括先进逻辑制程技术、先进封装、未来晶体管架构CFET，及硅光子或最新解决方案等。本报也简单整理论坛重点，让读者一次了解台积电最新进度。

www.cnbeta.com.tw/, May. 26, 2024 –

本文依序介绍：

先进制程相关技术：N3 家族／N2 制程／NanoFlex／A16／超级电轨／CFET

先进封装相关技术：SoW / 3DFabric / SoIC (&Hybrid bonding) / CoWoS/InFo

特殊制程相关技术：硅光子

先进制程

1、N3 家族

N3E 去年第四季进入量产，至于今年下半年准备量产的N3P，良率表现接近N3E，目前已经客户产品设计定案（tape-out）。台积电指出，由于N3P 在效能、功耗、面积（PPA）表现更优异，大多数3 纳米产品都将采用N3P 制程技术，未来可看到更多高阶产品进入3 纳米时代。

产能部分，受惠HPC、手机需求，台积电今年3 纳米产能比去年增加三倍多，其实还不够，还在努力满足客户需求。

2、N2 制程

N2 制程采用纳米片（Nanosheet）晶体管，提供更优异能源效率。目前2 纳米技术进展顺利，纳米芯片转换表现达到目标90%、转换成良率也超过80%，预计2025 年量产。

未来会有更多N2 家族出现，包括N2P、N2X 等应用。

3、NanoFlex

台积电N2 技术将搭配NanoFlex，在设计技术协同优化有新的突破。NanoFlex 为芯片设计人员提供灵活的2纳米标准元件，这是芯片设计的基本构建模组，高度较低的元件能节省面积，并拥有更高功耗效率；高度较高的元件则将效能最大化。

过去设计很难把不同高度的元件整合在一起，而台积电最新技术能帮助客户在相同的设计区块中优化高低元件组合，可提升15%的速度，进而在应用的功耗、效能及面积（ PPA）之间取得最佳平衡。

4、A16

A16 技术将使用下一代纳米片技术结合超级电轨（Super Power Rail）架构，预计2026 年下半年量产。这次会采用不同布线，台积电认为这是高效能运算（HPC）产品的最佳解决方案。

相较于N2P 制程，使用超级电轨的A16 在相同Vdd（工作电压）下，运算速度增加8~10%，在相同速度下，功耗降低15~20%，芯片密度提升高达1.10X。