混合键合3D小芯片集成技术为摩尔定律降本提效

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

十多年来，半导体行业经历了摩尔定律放缓，下一个晶体管节点的成本和技术挑战急剧上升。作为回应，该行业在2.5和3D平台中采用了具有垂直堆叠的先进封装，以实现更高的计算性能，克服高级节点放缓的问题，并保持产品能够及时发布。

www.allinabc.com/, May. 22, 2024 – 

关于小芯片，使用混合键合技术可以实现更高的性能和更短的上市时间，虽然其扩散速度还有待观察，但它似乎已成为新一代混合键合封装创新的开始。

SoC不适合小批量制造，10多年来，利用硅通孔（TSV）技术的基于硅中介层的2.5和3D封装已在进行大规模制造。在企业的推动下，这一生态系统逐步发展起来。这些公司将逻辑上的存储器（MoL，memory-on-logic）堆栈引入产品。2.5D中的小芯片（chiplet）的成本可以比单片结构降低一半。然而，这些产品的采用仅限于少数公司，原因是互连密度和总体成本存在技术挑战。

目前，成本管理仍然是先进封装采用和扩散的中心主题。当今SoC的整体性使设计和开发成本不断上升，不能满足小批量制造商和实体的要求。特别是当通用异构集成和IP复用策略（CHIPS）计划诞生时，这一问题更加凸显。该计划的目标是创造一种范式转变，"增强整体系统灵活性，减少下一代产品的设计时间，并实现显著的IP复用。"

TSV的2.5D和3D封装的技术成功和经验为新的小芯片时代的可能性奠定了激动人心的基础。小芯片是具有特定功能的集成电路（IC）的一部分，适用于与其他小芯片组合，以完成封装或系统内的全功能模块。它需要一个I/O控制器芯片来实现多个小芯片模块的组合，起到n个IC的作用。与传统SoC封装相比，其优势在于异构集成、已知合格芯片和可用于多种应用的可重用IP。

新小芯片时代的价值主张是从根本上降低成本，同时为电子产品中提供增强的功能。成本管理的主题是芯片尺寸缩减、分解、缩短上市时间、标准化I/O协议和增加IP重用。

 Back