|
|
|
www.design-reuse-china.com |
|
 |
| D&R中国官方微信公众号， 关注获取最新IP SOC业界资讯 |
Perceptia Devices 正式启动将 pPLL03 移植至三星 8 纳米工艺平台
Sept. 11, 2025 –
澳大利亚悉尼 -- 行业领先的低抖动时钟 IP 供应商 Perceptia Devices 公司今日宣布，已正式启动将其 pPLL03 锁相环 IP 向三星 8 纳米（Samsung 8LPU）工艺平台的移植工作。
pPLL03 是 Perceptia 面向 AI 加速、微处理器、数模转换器采样时钟以及高速数字子系统等高性能应用场景研发 的超低抖动高性能锁相环 IP。Perceptia 致力于在行业领先工艺节点上为全球客户提供先进可靠，经过硅验证的 解决方案。此次向三星 8 纳米（Samsung 8LPU）节点的工艺移植正是推进这一战略布局的重要一步。
pPLL03 关键性能参数如下：
- 最大输出频率: 5GHz
- 峰值抖动: （在 PLL 支持的工作条件下）<4.2ps （输出时钟周期 2.1%）
- 快速锁定: 锁定时间低于 400 个参考时钟周期
- 高精度输入时钟倍频: 支持对输入参考时钟的分数倍频（12 位分辨率）
- 支持输出变频: 采用 6 位分数分辨率，支持频率快速切换，可实现“无毛刺”输出过渡，适用于需要动态 频率调整的应用场景
- 低功耗、小型化设计: 适用于每个时钟域需要配备独立 PLL 的多时钟域应用场景
- 性能可靠: 在极端 PVT（工艺、电压、温度）测试条件下，该款锁相环 IP 表现出高度稳定性
三星 8LPU 工艺采用 FinFET 技术，相比其前代 10nm 工艺在功耗控制与面积利用效率上均实现显著优化。此次 pPLL03 的移植将充分利用这些工艺升级，进一步优化其模拟性能与噪声表现，并实现 pPLL03 与行业前沿数字 SoC 设计流程的高效集成。
“三星 8 纳米（Samsung 8LPU）工艺在性能、器件密度和能效之间实现了优秀的平衡，这让它成为先 进 SoC 设计中一个极具吸引力的选择。”Perceptia Devices 工程副总裁（VP，Engineering）Tim Robins 表示 “通过将 pPLL03 IP 推向该工艺节点，我们为客户在涵盖 5G、AI 加速器以及先进处 理器等最具挑战性的应用环境中提供可靠的高性能时钟解决方案。”
Perceptia 的全数字 PLL 架构与 FinFET 工艺高度适配，将复杂的模拟电路结构替换为 DSP 计算。同时，公 司在 IP 开发和移植过程中采用条件严格的模拟及混合信号仿真、全面的性能验证及硅片实测流程，确保 pPLL03 移植至三星 8LPU 工艺后具备量产级可靠性。
pPLL03 在三星 8LPU 工艺上的设计套件预计于 2026 年第一季度正式发布。符合条件的客户可享受提前访问及 定制化服务。
关于 pPLL03
pPLL03 是一款紧凑、低抖动的 锁相环 PLL IP，针对先进工艺节点进行了优化，输出时钟频率可达 5GHz。它适 用于高性能计算、AI 加速以及时序关键逻辑等多种高性能应用，具备卓越的抖动性能和高度集成灵活性。pPLL03 尤其适合多时钟域设计，可以帮助工程师在不影响芯片面积或功耗的情况下，顺利实现复杂的时序架构。
关于 Perceptia Devices
Perceptia Devices 总部位于澳大利亚悉尼，是行业领先的半导体 IP 和设计服务提供商。Perceptia 专注于 高速与超低功耗的混合信号芯片设计，致力于为无线通信、人工智能（AI/ML）、数据转换及混合信号 SoC 等多 领域客户提供时序精准、集成高效的解决方案。凭借深厚的技术积累和灵活的设计能力，Perceptia 在过去 20 余 年中助力客户加速产品开发，实现卓越性能。
如需了解更多产品信息或索取产品数据手册,您可以通过以下方式联系我们:
Back
成为合作伙伴