www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

锐成芯微推出22nm反熔丝Anti-fuse OTP IP

在半导体芯片高度集成化、应用场景多元化的当下,嵌入式存储IP作为承载关键数据的核心单元,其可靠性、安全性与工艺适配性直接决定终端产品的性能上限。锐成芯微深耕嵌入式非易失性存储(eNVM)IP领域,包括多次可编程(MTP)和一次可编程(OTP)等IP,并获得了多家国际头部芯片设计公司采用。

mp.weixin.qq.com – Jan. 27, 2026 –

作为MTP的补充, 锐成芯微双技术路线布局OTP

随着集成电路工艺往前演进,对低成本高可靠OTP的需求越来越迫切,核心应用覆盖产品 ID 识别、缺陷修补、配置数据 / 程序代码 / 密钥 / 校准参数存储等场景,无需依赖外部组件即可提升芯片性能或安全性。

为此,锐成芯微以浮栅Floating Gate OTP和反熔丝Anti-fuse OTP双技术路线布局,前者主要面向90nm以上平台,后者主要面向90nm及其以下平台,实现全工艺节点覆盖,打造行业领先的OTP IP解决方案,为消费电子、汽车电子、工业控制等领域注入安全存储新动能。

锐成芯微专利技术布局Anti-fuse OTP IP

得益于在嵌入式非易失性存储(eNVM)IP领域多年的积累,构建了全球知识产权体系,锐成芯微自主研发的反熔丝Anti-fuse OTP,目前已获得美国、韩国等海内外国家和地区的专利授权,覆盖反熔丝型存储单元及存储器结构等关键领域,提供安全可控的IP解决方案。

该专利技术兼具高可靠性、读取速度快、宽读取电压域适配等特性,尤其适用于40/22nm及FinFET先进工艺节点。

全工艺兼容,无需额外光罩。这一特性对22nm及以下FinFET工艺至关重要。额外光罩会使制造成本增加30%以上,同时引入良率波动风险,通过工艺兼容设计,可直接降低客户流片成本与周期,提升方案市场竞争力。

锐成芯微22nm Anti-fuse OTP IP实测:

适配低功耗场景核心需求

22nm作为AIoT、可穿戴设备及汽车电子等领域芯片的核心制程,这些应用对嵌入式非易失性存储(eNVM)的低功耗、高可靠性、抗干扰能力需求突出,而该制程下eNVM IP开发面临短通道效应、寄生电容等挑战。得益于多年自主研发经验及专利积累,锐成芯微基于22nm ULL(Ultra-Low Leakage,超低漏电‌)工艺平台开发了反熔丝Anti-fuse OTP IP,在测试中表现出了优异性能。

Anti-fuse OTP的核心价值体现在卓越的安全性、超低静态功耗、高编程良率与可靠性、工艺兼容性与灵活性等,锐成芯微的Anti-fuse OTP IP的核心性能可通过实测数据直观呈现。

点击阅读更多
 Back

业务合作

添加产品

供应商免费录入产品信息

点击此处了解更多关于D&R的隐私政策

© 2026 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。