SmartDV与Mirabilis Design宣布就SmartDV IP系统级模型达成战略合作

加利福尼亚州圣何塞/圣克拉拉 – Feb. 16, 2026 –

新闻稿

本次合作有助于实现更快速、更高质量的早期架构探索与RTL开发前优化

2026年2月——SmartDV与Mirabilis Design日前宣布达成战略合作，推出SmartDV硅知识产权（IP）的系统级模型，助力系统级芯片（SoC）架构师和系统设计师在寄存器传输级（Register Transfer Level，RTL）开发启动前，就进行精准、高质量的架构探索与规格优化工作。

本次合作将SmartDV经量产验证的IP，与Mirabilis Design的VisualSim®系统级建模平台相结合，为客户提供可反映实际实现行为的经全面验证的架构模型。双方将携手解决行业核心需求：针对日益复杂的SoC和多芯片系统实现更早、更快且更可靠的架构性决策。

实现更快速、更精准的早期架构探索

通过本次合作，SmartDV的IP可以以系统级模型的形式提供，其功耗和性能均参照SmartDV的RTL设计标准进行了校验。

与传统的纯RTL评估不同，系统级建模支持工程师针对IP配置参数、SoC拓扑结构、流量模式及资源分配开展快速试验，通过让工程师洞悉各类架构选择的内在要素，从而以数量级的效率提升来加速设计。

"本次合作使我们的客户能够将架构验证工作前移至设计流程的最初阶段，" SmartDV 首席执行官兼董事总经理 Deepak Kumar Tala 说道。"得益于采用我们的量产级 RTL 设计来进行模型的验证，设计师现在可使用这些模型来评估真实的系统级行为，进而做出更优决策，打造更高质量的设计。"

"因为系统复杂度持续攀升，就需要在比以往任何时候都更早的阶段开展架构决策的验证工作，" Mirabilis Design 创始人 Deepak Shankar 说道。"通过与 SmartDV 合作，我们正在助力客户在设计实现启动前，就能精准且自信地去探索、优化并验证基于 IP 的架构。"

在 RTL 开发前就完成 SmartDV IP 的配置优化

本次合作的一个核心优势在于，客户可在 RTL 集成启动的很早之前，就在架构层面完成 SmartDV IP 的配置优化。架构师能够评估不同配置选择对系统性能、功耗效率及可扩展性的不同影响，并在决定进入实施前最终锁定经过验证的规格。

这一早期优化举措提升了设计的可预测性，降低了后续开发风险，并可确保 SmartDV 的 IP 能以最高性能去适配目标应用和系统约束并进行部署。

首款产品：SmartDV CXL 系统级模型

本次合作的首款落地产品是 SmartDV CXL IP 的系统级模型。

通过使用该模型，架构师可将 SmartDV 的 CXL IP 集成至完整的 SoC 或多芯片架构中，并开展以下维度的评估：

• CXL 拓扑结构和主端与设备（host-device）间的连接
• 带宽利用率与延迟表现
• 内存扩展与一致性数据流
• 与中央处理器（CPU）、图形处理器（GPU）、神经网络处理器（NPU）、加速器及内存子系统的交互

该 CXL 模型支持各类架构性试验，例如调优缓存策略、仲裁机制、地址映射及流量分配，以最大幅度提升整体系统效率。更多详情可访问：www.mirabilisdesign.com/component/smartdv

展望未来

SmartDV 与 Mirabilis Design 均致力于为早期架构探索打造可扩展的、面向未来的解决方案。首批发布的模型聚焦 CXL 协议，后续将逐步扩展到更多的 SmartDV IP 模块，实现跨协议、跨应用的覆盖范围。

SmartDV 的系统级 IP 模型现已可作为 VisualSim® 平台的组成部分并即刻可用，同时可集成至客户定制化的 SoC 架构及开发流程中。

关于 SmartDV

在 SmartDV Technologies™，我们相信有更好的方法来应对集成电路的半导体知识产权（IP）问题。自 2007 年以来，我们一直专注于 IP 领域，因此，无论您是为下一代 SoC、ASIC 或 FPGA 寻找基于标准的设计 IP，还是寻求验证解决方案（VIP）来测试您的芯片设计，您都会发现 SmartDV 的 IP 非常易于集成。通过将专有的 SmartCompiler™ 技术与数百名专家工程师的知识相结合，SmartDV 可以对 IP 进行定制化以满足您独特的设计目标：快速、经济、可靠。SmartDV 允许我们打破行业中一刀切的 IP 模式，为您的芯片设计提供您想要的 IP，专为您量身定制的规格：IP Your Way。

更多有关 SmartDV 的信息，请访问 www.smartdvtech.com，中国客户及伙伴也可以在我们的微信公众号"SmartDV"上与我们联系。

关于 Mirabilis Design

Mirabilis Design 是总部位于硅谷的一家电子设计自动化（EDA）软件开发企业，专注于半导体、电子、网络及软件领域中的架构探索。公司的解决方案立足于其在多领域的试验能力和丰富的系统建模组件库，可助力客户开展风险验证、规格优化，以及与需求挂钩的设计权衡。公司产品 VisualSim® 是一个系统级建模与仿真平台，已被半导体、汽车、航空航天及人工智能基础设施领域内的企业广泛采用，用于从功耗、性能和功能方面进行架构探索、验证与优化。凭借与 Cadence 的 OEM 合作关系，以及与半导体供应商之间的合作计划，Mirabilis Design 已打造了总数超过 500 种组件的产品组合，涵盖处理器、存储器、互连器件、接口、直接内存访问（DMA）、网络协议、软件任务图、射频发射/接收模块、天线、功率放大器及线缆等。

更多有关 Mirabilis Design 的信息，请访问 www.mirabilisdesign.com。

---

SmartDV、SmartDV Technologies、SmartDV IP Solutions、SmartDV NA、SmartCompiler、IP Your Way 及 SmartDV 标识均为 SmartDV Technologies India Private Limited 的商标。本新闻稿中出现的所有其他商标均归各自所有者所有。版权所有。