技术洞见 | 高速数字接口PCIe 5.0测试：链路训练与测试

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

mp.weixin.qq.com – Apr. 24, 2026 –

本文转载自高速射频百花潭，转载文章仅供学习和研究使用。

链路训练

链路训练要求收端与处于PCIe协议栈物理层的电气子层和逻辑子层的发端进行通信，自适应均衡方案通过链路训练状态和状态机（LTSSM）进行工作，如图4所示，LTSSM将系统配置为以可能的最大数据速率工作。

从上电开始，LTSSM会经历以下阶段：

• 检测：接收机检测收到的发端信号。上电开始，发端以2.5 GT/s的速度发送PCIe 1.0信号。
• 轮询：接收机同步波形并确定位速率和极性。
• 配置：确定通道宽度，即PCIe信道数。
• L0：启用链路训练。
• 恢复：发端按照根据预设的FFE tap或者根据上一工作状态优化的一组tap 工作。上电时，它在没有FFE的情况下工作，这等同于将所有tap设为1。PCIe 2.0有两组preset，PCIe 3.0有10组preset，PCIe 4.0和5.0都有 11组preset，依次标为P0、P1、...P10。
• 环回：收端使用内置的系统测试功能，例如CRC，来检查训练序列同步信号的BER性能。
• a. 如果BER性能是可以接受的，并且系统以低于PCIe 5.0的速率（即32 GT/s）运行，则收端向发端发送请求以提高数据速率，换言之，从PCIe n升级到PCIe n+1，然后，接收器返回到检测阶段。
• b. 如果BER性能不可接受，但是链路训练时间未超过最大时限，则会发生以下一种或多种情形：
• i. 收端发送请求，请求发端发送不同的FFE tap：递增、递减、保持不变或加载另一个预设。
• ii. 收端修改自己的均衡方案，例如，调整CTLE增益和/或DFE tap，但请注意，PCIe仅指定接收器的BER性能，而不指定均衡技术。然后，系统返回到恢复阶段。
• c. 如果链路训练时间超过了最大时限，并且接收器尚未找到一种均衡方案以使它能以最大允许BER或更高的BER工作，或者接收器失去同步，则系统将恢复为较低的数据速率。

在发端均衡测试时，BERT ED充当环回模式工作的参考接收器。它指示BERT PPG向DUT-发端发送对不同preset的请求。示波器捕获并分析发端的波形。

在接收测试时下，BERT PPG充当参考发射机。参考发射机通过ISI测试板将衰减幅度最大的信号发送到DUT-收端。在阶段1中，它发送基于协议的训练序列，将速率、极性和配置传达给DUT-接收器。到了阶段5，处于环回模式的DUT发送FFE tap请求；BERT PPG接收并解释这些消息，并相应地修改其FFE方案。

发端链路均衡测试

发端测试需要用到PCI-SIG提供的SigTest。

图5显示了CEM或BASE测试图。在CEM测试中，DUT既包括SerDes，也包括安装DUT的插卡。在BASE测试中，DUT只包含SerDes本身，并且安装在系统板上。这两个测试非常相似。

点击阅读更多

 Back