www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

Cadence扩大与台积电合作 AI加速先进制程芯片开发

news.qq.com – Apr. 23, 2026 –

作者:智通财经网

智通财经APP获悉,全球电子设计自动化(EDA)龙头Cadence(CDNS.US)近日宣布扩大与晶圆代工巨头台积电(TSM.US)的战略合作,将人工智能芯片设计支持范围延伸至台积电N3、N2、A16及A14四大前沿制程。英伟达(NVDA.US)与Arm(ARM.US)等芯片生态关键玩家同步表达支持,一场围绕先进制程与AI驱动设计的产业协同正在加速落地。

根据Cadence方面披露的信息,此次扩展合作将为台积电上述先进工艺节点提供AI芯片设计所需的全套知识产权(IP)、可直接签核的端到端设计基础设施以及先进的认证流程。Cadence表示,这将显著减少芯片设计的迭代次数,并缩短从设计到量产的周期。

在技术层面,Cadence已将代理式人工智能(Agentic AI)深度集成至芯片设计流程。在近期举行的CadenceLIVE 2026大会上,该公司发布了两款AI超级代理——ViraStack与InnoStack,支持从芯片规格制定到物理签核的端到端自动化设计。早期客户反馈显示,设计生产效率提升幅度达到3至10倍。与此同时,Cadence与Google Cloud达成合作,将ChipStack AI超级代理部署于云端平台,为大规模设计验证提供可扩展的算力支持。

在模拟设计领域,Cadence已将代理式AI嵌入其Virtuoso Studio设计环境,支持从台积电N2到A14的模拟电路设计迁移。此外,3D-IC与芯粒(Chiplet)技术也是合作的重点方向之一,双方正共同推动多芯片堆叠与先进封装的设计流程创新。

英伟达计算工程副总裁兼总经理Tim Costa在回应合作时指出:"下一代AI芯片日益增长的规模与复杂性,要求我们将加速计算与智能体人工智能集成到芯片设计周期的每一个环节。通过与Cadence的合作,英伟达正助力其设计团队及全球半导体生态系统,优化性能并加速全球最先进AI架构的交付。"

Arm云AI业务部门市场推广副总裁Eddie Ramirez亦表示:"包括与Cadence及台积电在内的设计与制造伙伴之间的生态合作,对于推动下一代基于Arm架构的AI与高性能计算(HPC)部署基础设施至关重要。"

点击阅读更多

 Back

业务合作

添加产品

供应商免费录入产品信息

点击此处了解更多关于D&R的隐私政策

© 2026 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。