技术洞见 | PCIe 5.0和6.0的区别详解

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

mp.weixin.qq.com – May. 22, 2026 –

本文转载自知乎作者zod的专栏，转载文章仅供学习和研究使用。

在AI服务器和数据中心摸爬滚打这几年，我被问得最多的问题就是：PCIE 5.0和6.0到底差在哪？不就是速率翻倍吗？

每次听到这个问题，我都得耐心解释：PCIE 5.0到6.0的跨越，远比前几代升级更剧烈。3.0到4.0、4.0到5.0，虽然速率也翻倍，但技术路线基本延续––都是NRZ编码，都是类似的均衡架构。但5.0到6.0，整个物理层技术底座换了。

为了让大家看清这次「代际跨越」，我整理了一份详细对比。

先看核心参数对比：

下面逐一解析这些差异背后的技术逻辑。

编码方式：从NRZ到PAM4的根本转向

这是两代产品最核心的区别，也是理解其他一切差异的基础。

PCIE 5.0及之前所有版本，用的都是NRZ编码（Non-Return-to-Zero，不归零编码），也叫PAM2。每个单位间隔（UI）只发送1个比特––要么0，要么1。信号眼图是一个「大眼睛」。

PCIE 6.0首次引入PAM4编码（四级脉冲幅度调制）。每个单位间隔发送2个比特，对应00、01、10、11四个电平。信号眼图变成三个「小眼睛」叠在一起。

PAM4为什么能速率翻倍却不提高频率？

很简单：PCIE 5.0的奈奎斯特频率是16GHz（32GT/s的一半），PCIE 6.0用了PAM4后，虽然速率翻倍到64GT/s，但奈奎斯特频率仍然是16GHz––因为每个UI传了2比特。这意味着信号的基频没变，对PCB板材和连接器的频率要求没有大幅提高，传输距离可以维持在和5.0类似的水平。