埃米时代的背面供电革命：台积电A16芯片"最小改动"重塑竞争格局

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

Aug. 25, 2026 –

摘要

2026年8月18日，业界消息确认台积电已成功完成A16（1.6nm）先进逻辑制程的研发与认证。作为业界首个导入"超级供电轨"（Super Power Rail，SPR）背面供电架构的埃米级CMOS平台，台积电A16标志着半导体制造从纳米时代跨入埃米时代后，供电网络架构的范式转换正式落地。本文从技术突破、竞争格局、路线图演进三个维度，分析台积电A16对全球半导体行业的影响。

从"正面拥堵"到"背面分流"

传统半导体芯片中，供电互连与信号互连共同配置于芯片正面。随着制程节点持续微缩，两者在有限的布线空间中日益相互挤压，导致线路拥堵加剧，电阻增加引发电压下降（IR Drop）问题。这一物理瓶颈在2nm以下节点变得尤为严峻——晶体管密度持续攀升，但可用于供电的金属层资源却不断缩减。

背面供电技术（Backside Power Delivery Network，BSPDN）的核心思路是将供电网络从芯片正面移至晶圆背面，使正面金属资源全部释放给信号线路。这一架构变革涉及晶圆键合、超薄化减薄、背面对准、通孔刻蚀与金属化等多道工序的全新整合链。其中三大技术挑战尤为关键：背面对准精度要求极高，通孔偏移可能导致高接触电阻甚至开路；减薄后的晶圆翘曲与应力控制难度陡增；通孔与金属连接的可靠性必须兼顾空洞、界面污染等问题。

A16的差异化策略

台积电A16（1.6nm）的核心突破，在于将供电路径完整移至芯片背面，通过专用接点（VB）直接连接电晶体的源极与汲极，同时仅对芯片正面的闸极结构、单元尺寸及布局面积进行“最小”幅度调整。这一设计哲学使A16仍保有台积电N2P制程的闸极密度与NanoFlex设计弹性，最大程度维持了与既有芯片设计的兼容性。

 Back