技术洞见 | 2.5D封装中224Gbps SerDes设计

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

Sept. 08, 2026 –

分享一篇关于224G SerDes 2.5D封装的paper，从中提炼出一些关键点。重点探讨通过interposer和substrate实现的224Gbps SerDes方案，包括silicon based and RDL based interposer的对比分析。针对224G SerDes，阐述了跳层与非跳层布线的优势。第一部分介绍2.5D封装设计要求，第二部分对224G SerDes的设计方案进行要点阐述。

2.5D封装interposer对比

下表简单对比当前有机和硅中介层的典型设计规则，虽然有机中介层的金属层厚度略高，但其介电层厚度远超硅中介层，这对SI性能产生了影响。凭借传统后端工艺与材料能力的结合，硅中介层在布线密度上优于有机RDL。就SerDes而言，由于布线仅垂直延伸至C4，interposer的影响微乎其微。此处没有列出具体数值，仅作简单对比。

224G SerDes

PTH优化

为满足高性能IC在单个基板上集成所需增加的互连数量和chiplet数量，2.5D封装的基板尺寸与叠层数量均呈现显著增长。然而，增大基板尺寸往往需要更厚的core层来维持结构的完整性并解决翘曲问题。多层核心结构，即multi-layer core技术可为大尺寸基板提供更强的机械强度，并带来以下优势...

点击阅读更多

 Back