www.design-reuse-china.com
搜索,选择,比较,与提供商进行安全高效的联系
Design & Reuse We Chat
D&R中国官方微信公众号,
关注获取最新IP SOC业界资讯

面向AI时代,新思科技LPDDR6 IP完成硅验证

Oct. 06, 2026 –

随着 AI、智能终端和边缘计算应用的快速发展,市场对于内存带宽和能效的要求不断提升。JEDEC 最新发布的 LPDDR6 标准(JESD209-6),正推动低功耗内存技术迈入新的发展阶段。

作为行业领先的接口 IP 供应商,新思科技近期完成了一项重要验证:LPDDR6/5X/5 PHY IP 在首批 LPDDR6 SDRAM 样片支持的最高速率——10.67Gbps 下,实现了稳定可靠的读写传输,并获得清晰且开口良好的眼图。这一成果不仅验证了其出色的信号完整性和训练算法稳定性,也证明该 IP 已经具备支持下一代移动设备、AI 终端及嵌入式系统的硅实现能力。

这项成果延续了新思科技此前在台积公司(TSMC)N2P 工艺节点上成功完成 LPDDR6 IP 芯片点亮的重要进展,为产业生态更早导入 LPDDR6 技术奠定了坚实基础。

新思科技接口 IP 工程高级副总裁 Dino Toffolon 表示:“LPDDR6 IP 在台积公司 N2P 工艺上的成功芯片点亮,是推动下一代内存技术落地的重要里程碑。通过提供经过验证且值得信赖的 IP 解决方案,我们能够帮助客户更快开发面向移动终端、边缘 AI 及高性能计算等应用的创新产品。”

 从 IP 验证到先进工艺实现,一系列成果充分证明,LPDDR6 已从传统移动存储技术演进为支撑 AI、高性能计算、汽车电子、边缘计算和消费电子等多元市场的重要内存基础设施。

在 10.67Gbps 下实现稳定可靠运行

验证结果表明,新思科技 LPDDR6/5X/5 PHY IP 在 10.67Gbps 单引脚速率下实现了稳定可靠的运行,具体表现包括:

  1. 在完成完整 PHY 训练后,读写眼图保持清晰且开口良好,同时具备充足的水平裕量和垂直裕量;
  2. 通过接收端判决反馈均衡(Rx DFE)以及片上终端匹配(ODT)参数优化,有效提升了时序裕量和抖动裕量;
  3. 在新思科技测试平台及 2 纳米工艺测试芯片上,仿真结果、信道模型分析与实际硅测试结果之间表现出良好的一致性,验证了设计模型和实现方案的准确性。

展望更高数据速率:迈向 14.4Gbps 的 LPDDR6

虽然新思科技已经在首批 LPDDR6 SDRAM 样片支持的最高速率——10.67Gbps 下完成了互操作性验证,但这并非 LPDDR6 IP 性能的终点。借助 IP 内建的自动测试设备(ATE)测试能力,新思科技进一步验证了该内存接口 IP 可支持高达 14.4Gbps 的数据传输速率,如图 2 所示。

 Back

业务合作

添加产品

供应商免费录入产品信息

点击此处了解更多关于D&R的隐私政策

© 2026 Design And Reuse

版权所有

本网站的任何部分未经Design&Reuse许可,
不得复制,重发, 转载或以其他方式使用。