从"单卡性能"到"集群协同"，本土GPU的"算力拼图"怎么拼？

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

www.laoyaoba.com – Oct. 13, 2026 –

10月12日，第26届中国国际工业博览会在上海开幕。作为本届工博会全新升级的独立专业展，集成电路展（"国芯展"）以"芯链工业，强芯筑基"为主题举办。当天下午，"芯启新质生产力，链筑全球新格局"集成电路高峰论坛同步举行。圆桌讨论围绕大模型时代的"算力拼图"：本土GPU如何从"单卡性能"走向"集群协同"展开。

本场圆桌由概伦电子首席科学家余备主持，沐曦集成电路CTO彭莉、上海曦智科技COO王泷、海光信息副总裁潘于、东方算芯副总裁郭炜共同参与。论坛设置六大议题，从内存墙、三维集成、互联演进、功耗能效，一路延伸至标准生态与大芯片设计工具链。与会嘉宾一致认为，AI算力的竞争，已经从单颗芯片的峰值指标，转向存储、互联、封装、功耗、生态全链路的系统设计能力；本土GPU的破局点，不在单点突围，而在产业链协同。

大模型推理的成本结构正在发生根本性变化。当模型参数从百亿冲向万亿、上下文窗口从数千token拉到数十万，数据搬运量呈指数级膨胀，而存储带宽的提升速度远远落后于算力增长––这就是业界热议的"内存墙"。

沐曦集成电路CTO彭莉从架构视角给出判断。她认为，当前算力芯片面临的挑战并非单一维度，而是算力、带宽、互联在PPA（性能、功耗、面积）目标下的系统平衡。"模型迭代太快，算法没有定型，大家都在追逐在最好硬件上榨出最大性能。"彭莉以汽车产业比喻到，传统燃油车时代，大排量高性能车型价格昂贵；新能源车起来之后，比亚迪在高性价比区间走出了自己的路。"产业发展到一定阶段，一定要面对成本和性价比的大幅提升。"

她认为，打破内存墙，必须软硬件协同作战。软件侧通过算子融合、量化、稀疏化等手段降低对存储的需求；硬件侧则在不同计算阶段探索差异化的内存架构––Prefill与Decode分离、1.5bit参数与完整精度动态切换，都是在不同阶段匹配不同存储介质。"从上到下、从下到上一起去打破内存墙。"

3D集成：连起来不难，保良率才难

如果说内存墙是"数据太远"，三维集成（3D IC）就是用物理折叠把距离压到微米级。HBM是3D推理的第一代产物，而更先进的3D封装正在把逻辑芯片与存储层叠合。但圆桌嘉宾们一致指出，3D集成真正的难点不在"连起来"，而在"连起来之后能不能保证良率和散热"。

东方算芯副总裁郭炜直言不讳。他介绍，东方算芯第一代产品DF1000走的就是3D集成路线，互联线间距大幅缩小，2.5D方案已经成熟，但3D路线带来了新问题––层间热密度飙升、热-力-电多物理场耦合，任何一层的缺陷都可能导致整个封装报废。"一个封装价值越高，良率损失的代价就越惨重。"

更现实的缺口在于工具链。郭炜透露，目前行业在3D良率预测和热管理仿真方面仍缺乏端到端的精准工具。"二维产品在32纳米标准下良率是确定的，但3D封装我们只能保证两位数的良率，前期设计阶段对热点的精准预测工具还不够。"他强调，3D集成不能只看芯片本身，必须从芯片、封装、控制、软件、算法到机房系统做全链路优化。通过架构创新和封装创新，东方算芯实测能效提升了50%–80%，"但这改变不了工艺的现状，晶体管开关的物理极限我们突破不了"。

点击阅读更多

 Back