|
|
www.design-reuse-china.com |
FD-SOI:基体偏压如何创造独特差异化
www.globalfoundries.com, Oct. 17, 2020 –
全耗尽式绝缘体上硅(FD-SOI)依赖一种非常独特的衬底,其层厚度控制在原子级。FD-SOI在功耗、性能、面积和成本权衡(PPAC)方面提供出色的晶体管性能,仅凭借单个技术平台,即可覆盖从低功耗到高性能数字应用的众多领域。FD-SOI具备诸多独特优势,包括接近阈值的供电能力、超低的辐射敏感度、极高的本征晶体管速度,属于市场高速RF-CMOS技术之一。依托这些优势,FD-SOI是唯一能够通过基体偏压来动态完全控制晶体管阈值电压的CMOS技术(图1)。
图1:FD-SOI剖面图和基体偏压原理。
要解释为什么基体偏压具有颠覆性,首先应阐述它解决的问题。力求提高能效的数字设计人员面临两大主要挑战。第一个挑战与波动影响相关,它会改变由极端波动情况(即所谓的"边角")决定的实际芯片规格。这通常会大幅降低芯片的能效(如图2所示)。因此,为了优化能效,产品工程师通常使用补偿技术(如图3所示)。最常见的补偿技术基于自适应电压调节(AVS),也就是调节电源电压水平,这要取决于芯片的流程管理。此技术广泛应用于移动电话中的流程补偿,但在汽车和物联网市场却面临严重限制,因为它会影响可靠性,难以实施有效的温度和老化补偿,对大多数设计公司而言还涉及新的设计专业知识。
图2:波动对能效的影响。
图3:补偿技术的原理
第二个问题在于能耗的优化。采用先进技术,调节泄漏功耗很可能成为亟待解决的关键问题。必须正确地平衡泄漏功耗水平与动态功耗水平。但是,在体硅CMOS技术中,修正泄漏的参数(Vth,栅极长度)大多数是静态,由流程定义。因此,除非关闭整个电路器件,否则不可能实现自适应泄漏优化。能效点(即动态功耗和泄漏功耗之间的平衡点)是固定的,无法动态更改。