5年以后，1nm晶体管大概长这样…

搜索最新SoC解决方案
关于汽车电子...物联网...安全...音频...视频

半导体制造行业有个有趣的事实，就是几乎所有人、所有企业都对未来过分乐观。导致现在在尖端制造工艺上，几乎没有什么新技术可以真正按期交付的。所以我们得写个（虚伪的）免责声明。万一5年以后，nanosheet FET都还刚刚接近成熟，那我们也并没有责任……

www.eet-china.com, May. 13, 2022 – 

半导体制造行业一直在尝试解决的一个问题，就是如何在单位面积内塞进更多的晶体管。要解决这个问题有很多的思路，比如把晶体管做更小（制造工艺），或者把晶体管的排列、布线等方法改改（scaling booster），也可以把die叠起来（先进封装），或者还可以考虑引进新材料––目标当然也是把晶体管密度提高。

这两年媒体讨论比较火的主题是先进封装工艺，封装是制造之后的事情。原因很简单：要把晶体管做小已经没有过去那么简单了。所以行业探讨的重心有了一定程度的偏移。

不过无论如何，半导体制造热议的"尖端工艺"本质还是在于把晶体管做得更小。所以我们写了那么多文章来谈7nm、5nm、3nm工艺。晶体管在缩小的过程中，除了物理尺寸变小作为工艺进步的常规指标；另一个比较多人关注的话题是晶体管结构的变化––或者说晶体管外形在变。

22nm工艺以前的Planar FET晶体管，现在常见的FinFET晶体管，以及很快就要见到的GAAFET晶体管（或nanosheet FET，以下所有表述都将以nanosheet FET来替代GAAFET），就是晶体管在"变形"。从IEEE的国际元件及系统技术蓝图（International Roadmap for Devices and Systems）来看，GAAFET不出意外会有3个节点的寿命，也就是3nm、2nm和1.5nm，延续时间预期是到2028年。

点击阅读更多

 Back