|
|
www.design-reuse-china.com |
小芯片互联迈出关键一步!UCIe IP 成功实现跨厂商互操作
人工智能、高性能计算、超大规模数据中心等领域,对芯片性能和功能提出了越来越高的要求。传统芯片设计和制造模式已经难以满足这些需求。小芯片(Chiplet)和异构集成的 Multi-Die 系统,为解决这些难题带来了新的希望。
www.synopsys.com/zh-cn.html, Mar. 28, 2024 –
通过在单个封装中异构集成多个芯片,Multi-Die 系统能够提供更优异的处理能力和性能表现。一系列技术创新为Multi-Die系统的出现铺平了道路,其中的关键之一是UCIe标准。UCIe于2022年3月推出,属于Die-to-Die连接的实际标准,意在围绕经验证的芯片(或称为小芯片)建立更广泛的生态系统。
UCIe 的创立初衷是简化来自不同供应商、不同工艺技术的芯片之间的互操作性。那么,UCIe 标准能够实现吗? 答案是肯定的。新思科技与英特尔已经成功地使用 UCIe 标准实现了不同工艺、不同厂商IP之间的互操作。
新思科技与英特尔UCIe互操作性测试取得重大突破
2023 年夏末,在英特尔On技术创新大会上,新思科技与英特尔携手达成了一项里程碑式的成就: 在通用芯粒互连技术(UCIe)互操作性测试芯片演示中,双方基于各自的UCIe PHY IP成功实现了稳健的UCIe流量传输。
此次成功的UCIe测试芯片演示是新思科技与英特尔长期合作的崭新成果。为了展示芯片工作时的互操作性,英特尔找到了新思科技,新思科技是业内率先提供可用UCIe IP的企业。期间,来自世界各地的多个团队共同参与了此次测试。除了封装设计外,团队还进行了大量的流片前工作,例如使用新思科技VCS®功能验证解决方案对每个测试芯片进行仿真,从而发现可能存在的问题。
英特尔的测试芯片Pike Creek由基于Intel 3技术制造的英特尔UCIe IP小芯片组成。它与采用台积电公司N3工艺制造的新思科技UCIe IP测试芯片形成组合。这一成功组合模仿了现实Multi-Die系统中可能发生的芯片混搭与匹配,证明了这种方法在商业上是可行的。
点击阅读更多